Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

三大新技術能否改善IC設計中的功耗、性能和面積?

上網時間: 2015年11月16日     打印版  Bookmark and Share  字型大小:  

關鍵字:Cadence,Innovus  Vinay Patwardhan  EDA  IC設計,PPA 

作者:Yorbe Zhang

兩岸的IC設計公司在先進製程節點晶片設計和其複雜度的進展令全球半導體界矚目。於此同時,對領先EDA工具的需求也持續上升。

Cadence在今年上半年推出了Innovus設計實現系統,稱其為新一代的實體設計實現解決方案,使系統開發人員能夠在先進的16/14/10奈米FinFET製程以及其他成熟的製程節點上交付最佳功耗、性能和面積(PPA)指標的設計。

2015年10月中旬,我拜訪了Cadence位於美國矽谷的總部,與Cadence公司設計實作產品事業部的產品管理總監Vinay Patwardhan就如何進一步加速IC上市並同時提高PPA指標進行了面對面的交流。

Patwardhan於2013年加入Cadence,他積極參與了為市場帶來新的Signoff及數位實現工具的工作。在加入Cadence之前,他曾在Synopsys、Magma、Sun Microsystems以及Texas Instruments任職,擔任支援並設計高性能微處理器和ASIC的不同管理角色。

作者與Vinay Patwardhan在Cadence美國總部
作者與Vinay Patwardhan在Cadence美國總部

為什麼Cadence要投資新的數位實現工具?

在過去的4~5年裡,我們見證了產業中數位IC技術的巨大變化。關於周轉時間(turnaround time)、功耗、性能和面積最佳化都具有更嚴峻的挑戰,而這些挑戰使設計EDA工具變得越來越複雜。

我們收到一些客戶的回饋,他們很努力的在尋找解決方案以說明其設計新的晶片系統。Cadence已經具有一些基礎架構的工具,我們如何才能真正的創新並且把其發展到下一個解決客戶實際需求的工具?這對我們確實是個挑戰。

我們看到對資料中心、物聯網、汽車、通訊設備、尤其是行動運算領域的晶片需求在不斷增長。為了適應上述市場的變化,我們把開發工具在應用環境和技術上作了改進,來解決諸如周轉時間、面積和功耗方面的挑戰。同樣的,晶片在製造環節的每個技術節點變得越來越小也是一個挑戰,必須關注每一個不同製程節點的設計。

這就是Cadence為什麼要開發新的數位實現軟體工具的原因。因為在這個過程中我們看到了市場在不斷擴大,並且我們的解決方案可以真正的服務我們的客戶。Cadence傳統上有一系列很好的模擬設計工具,投資於數位實現技術使得我們得以強化這些模擬工具,並且提供一套完整的解決方案來因應那些挑戰。

設計挑戰引發對新工具的需求
設計挑戰引發對新工具的需求


1 • 2 • 3 • 4 Next Page Last Page



投票數:   加入我的最愛
我來評論 - 三大新技術能否改善IC設計中的功耗、性...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首