Global Sources
電子工程專輯
 
電子工程專輯 > 介面技術
 
 
介面技術  

Silicon Labs簡化時序設計

上網時間: 2015年12月14日     打印版  Bookmark and Share  字型大小:  

關鍵字:時脈抖動  PCIe  刀鋒伺服器  嵌入式運算  SoC 

芯科實驗室(Silicon Labs)推出一款免費的軟體工具,使工程師僅需透過幾次簡單的點選操作就能夠輕鬆快速從示波器資料檔案中計算出PCI Express(PCIe)時脈抖動結果,進而易於驗證PCIe規範相容性,並縮短系統開發時間。Silicon Labs的時脈抖動計算工具是目前業界首款可用於PCIe 1.0、2.0、3.0、4.0規範的標準抖動計算器,並免費提供給致力於開發廣受歡迎的PCIe架構應用之所有人員。該工具設計支援PCIe通用時脈和分離時脈架構,其開放給整個業界而不僅限於使用Silicon Labs的時脈產品。

自從十年前PCIe作為桌上型PC的串列互聯介面誕生以來,PCIe標準已經發展逾三代,並廣泛應用於刀鋒伺服器、儲存、嵌入式運算、IP閘道、工業系統和消費性電子產品等。PCIe技術也已用於FPGA和SoC裝置,為系統內傳輸資料提供了靈活而高性能的資料傳輸方法。雖然PCIe規範指定100MHz、正負300ppm頻率穩定性的參考時脈,但是一些FPGA和SoC設計內部可能會運行高達250MHz的參考時脈頻率,這使得評估時脈抖動成為關鍵的設計考量。

PCIe技術中的濾波器遮罩和抖動計算在開發過程中經常被誤解。大多數示波器沒有配備必要的濾波器遮罩以獲得正確的PCIe時脈抖動計算,這會產生「為什麼測量結果和資料手冊規格不符」的困惑。開發人員經常報告PCIe抖動測量結果高於時脈資料手冊規格,這是不正確的測量結果而非設計問題。作為PCIe時脈產品的領導供應商,Silicon Labs創建了PCIe抖動計算工具來因應這些需求,其提供硬體設計者一款可供下載的實用工具,以便迅速確定被測時脈是否滿足PCIe抖動要求。

Silicon Labs針對PCIe技術推出的時脈抖動計算工具擁有直覺的圖形化使用者介面,能夠引導開發人員僅需透過幾個簡單的步驟就能從示波器資料檔案中計算出時脈抖動。該工具包括PCI-SIG為PCIe 1.0、2.0、3.0、4.0通用時脈和分離時脈參考架構而定義的所有濾波器遮罩,支援獨立的展頻(SRIS)和非展頻(SRNS)技術。用戶可以藉由簡明易讀的摘要格式獲知抖動結果,無需憑猜測來工作,進而確保系統設計滿足PCIe規範並具備足夠的抖動容限。另外用戶還可將抖動計算結果保存為PDF檔以供將來參考。





投票數:   加入我的最愛
我來評論 - Silicon Labs簡化時序設計
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首