Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

基於FinFET記憶體單元的寄生參數擷取

上網時間: 2016年02月02日     打印版  Bookmark and Share  字型大小:  

關鍵字:暫存器  FinFET  閘極  閾值  寄生參數 

作者:Karen Chow,Mentor Graphics技術行銷工程師

記憶體晶片必須滿足嚴格的快速資料傳輸、可靠性和功耗規格,因此在設計的每個階段都需要準確的特性擷取。在16nm和14 nm節點導入FinFET可提高密度和性能以及降低功耗,卻也加劇了設計和驗證的挑戰。記憶體設計人員需要能在整個設計週期協助其快速準確地分析寄生效應的工具。

FinFET簡介

FinFET 是高出基底的3D結構,且看起來像鰭片而得名。這些鰭片形成源極和汲極,並在源極和汲極外覆閘極,以便更有效地控制通道。


FinFET結構圖(來源:Globalfoundries)

當元件處於關閉狀態時,洩漏電流變得很小。透過FinFET設計,閾值電壓將會更低,因而可以使用更低的電源電壓。在保證性能的前提下,電源電壓降低的結果可以減少功耗。

FinFET的寄生電阻與電容

對於FinFET結構,精確地擷取元件中的寄生電阻與電容以及元件間的互動參數至關重要。此外,有些晶圓代工廠在設計好的FinFET之間建模浮動元件,使得擷取FinFET至浮動元件的耦合以及主設計元件間的耦合更加重要。


在擷取FinFET時,擷取至浮動元件的耦合以及主設計元件之間的耦合至關重要

此外,寄生電阻也非常重要。隨著鰭形通道和源極/汲極區域變窄,提高源極/汲極電阻可能降低元件性能。源極/汲極電阻包括擴散電阻、薄層電阻和接觸電阻;而p型FinFET約為150歐姆(Ω),n 型FinFET約為116Ω,閘極驅動電壓則介於0.6和1.2V之間。

在FinFET內部和其間的寄生電容與電阻可透過寄生參數擷取工具或用於模擬的元件模型進行建模。重要的是確保在擷取工具和元件模型之間不至於發生重複計算或缺失效應。微縮至更小節點的趨勢讓寄生擷取工具可做更多的工作,因為它能將與佈局相關的效應考慮在內。

平面和階層式擷取

在FinFET進行寄生參數擷取時,通常採用平面擷取技術,因為它能將所有耦合效應考慮在內。但有時,平面擷取的執行時間可能太長。階層式的擷取可以減少執行時間。在階層式擷取時,可單獨為每一階層進行擷取,然後再將每個階層連接在一起。較高的層級可以看到耦合至較低層級的耦合電容效應,但隨後耦合會接地。這稱為「灰盒」(grey box)流程。

邊界條件擷取

另一種方法是在單一單元上應用邊界條件。使用邊界條件進行擷取時,對單一單元的擷取中可以透過鏡像邊界或反覆虛擬放置相同模組的方式模擬鄰近導體的寄生效應來實現。圖3示例包含了鏡像邊界和週期邊界。鏡像邊界相當於在邊界放置一個反射牆,並在牆的另一側放置一個鏡像單元。週期性邊界複製單元中的幾何形狀,以便在邊界的另一側創建複本。圖3的左上角顯示單獨擷取的單元,其中,y方向是週期性的,x方向是鏡像的。右側的大圖則以平面擷取形式顯示整個單元陣列。透過鏡像邊界的方式擷取一個單元,可以提供與平面擷取幾乎相同的精確度,並且具有顯著的執行時間優勢。由於相同的結構不斷重複,使得這種邊界條件方法非常適用於記憶體。


邊界條件擷取技術由於不斷重複相同的結構,使其十分適用於記憶體

(下一頁繼續:使用場解算器擷取記憶體設計)


1 • 2 Next Page Last Page



投票數:   加入我的最愛
我來評論 - 基於FinFET記憶體單元的寄生參數擷取
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首