Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

Cadence高速DDR4/LPDDR4 IP符合台積電16FF+製程

上網時間: 2016年03月28日     打印版  Bookmark and Share  字型大小:  

關鍵字:16nm FinFET Plus  16FF+  DDR4  LPDDR4  TSMC9000 

益華電腦(Cadence Design Systems, Inc.)宣佈為台積電16nm FinFET Plus(16FF+)製程所開發的DDR4及LPDDR4 IP產品完成TSMC9000評估。Cadence Denali DDR控制器IP以及Denali DDR4和LPDDR4 PHY IP執行速度高達3200Mbps,目前生產供應多家顧客。

記憶體介面效能是突破記憶體重要存取系統瓶頸並進而提升製程或效能的關鍵因素。Cadence Denali DDR介面解決方案的超高效能充分滿足行動、雲端運算及網路等各種應用對於資料頻寬的高度要求。

DDR4/3/3L控制器及PHY IP可用於雙線記憶體模組(DIMM)及分離式DDR記憶體元件。此一解決方案於各項應用均廣受歡迎,包括伺服器、RAID儲存、網路處理器及其他多種網路ASIC。另一方面,LPDDR4/3 控制器和PHY IP亦可製為PoP封裝或分離式LPDDR記憶體元件。

此一IP解決方案廣泛適用於多種顧客應用,例如智慧型手機、平板電腦及汽車資訊娛樂系 統。在完整IP解決方案架構、設計指導方針與Cadence技術的共同加持下,顧客能夠利用運行速度高達3200 Mbps的DDR介面將其系統推向量產。





投票數:   加入我的最愛
我來評論 - Cadence高速DDR4/LPDDR4 IP符合台積電1...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首