如附件(波形圖),還有附件(波形1)那樣,
要用Verilog去設計一樣的波形,
那個附件的電路圖裡是由CCD和EPM7064...做連接,
並且依需要而外加了一顆石英振盪。
程式中的CLK_12M是石英振盪的波形,
開始寫程式並用Quartus II 跑,
但是因為現在波形有出來很像的~卻不能完全一樣,
所以請教各位大大~
現在開始需要從哪邊著手呢?或是電路需要再加強哪一部分?