Global Sources
電子工程專輯網站
電子工程專輯論壇>自由討論>EDA/IC設計>[請教]VHDL邏輯電路是否可做 數值的除法運算
對IC設計人員來說,電子設計自動化(EDA)軟體是其不可或缺的重要工具。EDA的應用範圍廣泛,從晶片級、板級、到系統級的設計、分析、模擬、驗證等都包涵在內。如何選用最適當的工具,如何利用更好的設計方法以縮短設計周期、降低設計成本,都是工程師關注的話題。歡迎您提出自己的看法和觀點,與大家共同討論。
精品文章推薦/精品下載推薦
發表新主題  收藏 列印 推薦到我的家族 
問題:

[請教]VHDL邏輯電路是否可做 數值的除法運算

發表時間::2011/12/5 上午 3:06
 

作者: Johanson

等級: 鐘點工讀生

積分: 113分

發送消息

查看用戶的所有發言

當訊號經過一連串VHDL邏輯電路處理之後, 會得到脈寬, 而我用1MHZ  CLOCK去算脈寬有幾個CLOCK,
然而因為訊號端的影響, 使得脈寬會忽大忽小,所以 算出來的CLOCK 會不固定,如依序五筆
100,   105, 102,100 , 99(假設100是正確的)
問題:
            我想儲存 10筆做平均 或者 更多筆做平均,
            請問邏輯電路可以有辦法做這樣子??!
希望若有方法的高手可以寫信給我 happy3308@msn.com      感激不盡!!
 
 
引用本留言 回覆主題 關注  鮮花 (
0
)
臭雞蛋 (
0
)
推薦閱讀 : 如何降低背光模組的製造成本
第1樓

[請教]VHDL邏輯電路是否可做 數值的除法運算

發表時間::2011/12/27 上午 10:33
 

作者:遊客3260

移位電路可達成
引用本留言 回覆主題 鮮花 (
0
)
臭雞蛋 (
0
)
推薦閱讀 : [請問]我的LCD程式有問題嗎?如何才能顯示白底黑字
第2樓 回覆主題:[請教]VHDL邏輯電路是否可做 數值的除法運算 發表時間::2012/6/1 上午 11:38
 

作者: 風之咩咩

等級: 鐘點工讀生

積分: 126分

發送消息

查看用戶的所有發言

這是一個counter的電路,建議不要從平均方式著手,應從信號的同步方式去尋求解決之道。要知道,平均作法本身就是一個LPF,容易造成信號的相位失真並會因頻寬降低而導致反應速度變慢。
引用本留言 回覆主題 鮮花 (
0
)
臭雞蛋 (
0
)
發表新主題


上一則    DesignSpark PC...
DesignSpark 新增...    下一則  
快速回復
用戶名:
遊客(您目前以遊客身份發表,請登陸 | 註冊)
標題: *
評論: *
驗證碼:  * 
維護專業、整潔的論壇環境需要您的參與,請及時舉報違規留言,如果舉報屬實,我們將給予相應的積分獎勵。
謝謝您的熱心參與!
返回EDA/IC設計 | 返回自由討論
本論壇僅陳述專家或個人觀點,並不代表電子工程專輯網站立場。
《電子工程專輯》雜誌免費申請
這是一本專為電子產業設計工程師提供的刊物,只要完整填寫申請表並成功提交,便有機會免費獲得。
我要申請
返回論壇首頁
返回頁首