Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

時域反射測量法和頻域分析能確保信號的完整性

上網時間: 2001年08月12日     打印版  Bookmark and Share  字型大小:  

關鍵字:TDR  時域反射測量法  TDT  時域傳輸  頻域分析 

隨著個人電腦介面匯流排速度的提升,諸如信號反射、串擾和損耗等信號完整性問題經常困擾設計工程師,但現在,採用簡單、直接的時域反射測量法(TDR)工具,已經能夠確保解決這些問題,然而工程師必須注意,在採用TDR工具前,首先要對主機板連線、連接器和封裝等互連組件建立準確的模型,本文將介紹與此相關的各種設計考慮。

過去個人電腦的介面匯流排問題並未受到工程師們的注意,但是隨著個人電腦微處理器和記憶體間介面匯流排速度的提升,設計工程師開始遇到一些前所未有的新問題,包括信號反射的增強、串擾和損耗等,為了確保儲存系統能正常運作,工程師必須分析和解決以上問題。

為了確保信號經過電腦主機板時的最低信號失真度,工程師必須對處理器晶片組進行IBIS和SPICE模擬。這種模擬的準確性完全決定於對數位設計中主機板連線、連接器和封裝等互連組件建模的準確性。而採用簡單、直接的時域反射測量法(TDR)工具,則可確保這些模型的準確性。

TDR測量方法

TDR示波器已經被廣泛應用於信號完整性和互連特徵測試。整個測試過程可讓設計人員直接觀測圖形,也就是說,TDR波形能夠直接反映互連的物理結構(圖1)。

在進行TDR測量時,設計工程師必須處理TDR波形中的多次反射(multiple reflection)問題。被測裝置(DUT)如果具有若干阻抗層(電腦主機板通常是如此),這種多次反射就會使TDR示波器上的圖像嚴重失真,但現在設計人員可採用一種阻抗反卷積演算法來計算DUT的實阻抗圖,並大幅減小多次反射效應(圖2)。

如圖2所示,實阻抗圖中消除了讓設計工程師頭痛的多次反射問題。設計工程師可以根據實阻抗圖迅速將圖2中波形起點處的電容和電感(CL)與板上的連接器對應起來,將波形中間的直線阻抗與具有不同阻抗的板上連線對應起來。

對電腦主機板建模

實阻抗圖為“從處理器到記憶體的介面”之模型建立提供了可靠的基礎,這種基於實阻抗圖的模型必須足夠準確,以便預測沿主機板傳輸的高速數位信號的潛在信號完整性問題。

掌握實阻抗圖波形與傳輸線和集總參數位類比型之間的定性對應關係,就可以快速地對實阻抗圖波形進行分割並計算出相應的模型。實阻抗圖波形中用直線段部份表示,傳輸線採用具有適當阻抗和延遲的T型線單元來建模。在對模型進行計算時,必須注意阻抗圖中給出的時延是指往返時延。將時延除以2就能得到精確的模型。集總參數組件的參數值可用下列公式計算出來:

其中t1和t2是阻抗圖中集總參數段的邊界時間。

有時,集總參數位類比型也適用於需要傳輸線模型的應用。 當信號上升時間較慢時,集總參數(電阻、電感和電容)模型足以表徵互連線的特徵。當互連線信號傳播時間遠遠小於系統中信號上升時間時,就可以採用集總參數位類比型。最好是確保互連線信號傳播時間比信號上升時間小1/5或1/6。

如圖3所示將阻抗圖波形分成若干段,每段代表一條傳輸線阻抗。按照圖1對每段選擇一個集總參數拓樸結構或分佈參數拓樸結構。

產生儲存模組模型後,必須將模擬和真實測量結果進行比較以驗証模型的準確性。這是驗証模型並確保實阻抗圖被準確地劃分成若干段所必須的步驟,而且每段都用恰當的集總參數拓樸結構或分佈參數拓樸結構。

採用與實際元件上升時間一致的上升時間來驗証模型非常重要。若採用大約35ps的TDR上升時間,可能會使應用特別複雜,同時會因開發時間過長而無法完成開發任務。針對Rambus模組,可選用大於或等於100ps的上升時間來進行模型驗証。

此外,要提取Rambus儲存模組中不同時鐘線路的模型,但是由於Rambus儲存模組中,不同時脈線在設計上一般採用鬆耦合,所以採用一種單線模型來表現這些線就足夠了。參考文獻中所提及的差分或耦合線模型也可用來表徵線間的串擾和耦合。

對輸入晶片及封裝電容的模型建立

晶片的輸入電容可用來加載Rambus儲存模組連線,並能有效降低其阻抗以提供一條阻抗完全匹配的路徑。因此,了解輸入晶片和封裝電容相當重要。JEDEC4和IBIS5標準中定義了計算封裝寄生參數及輸入晶片參數的指南。

例如,在計算封裝和晶片電容時,用一種夾具對封裝引腳進行TDR測量,然後在無封裝情況下用此夾具再次進行TDR測量。這兩種波形差的積分值就是總的電容值(圖4)。如上所述,這個值就是所要的漸近電容值(asymptotic capacitance)。在所計算的電容波形的末端讀取此值,可以得到輸入晶片和封裝電容的值為3.5pF。

作者介紹:Dima Smolyansky,Oregon州立大學電子工程碩士、Kiev理工大學工學碩士。現任波蘭TDA Systems產品行銷經理,具有九年儀器和測量產業經驗,主要從事時域和頻域網路分析系統工作。

參考文獻:1.M.J. Resso, B. Chia,“Accurate Measurements On High-Speed Rambus Traces Present Challenges,”Electronic Design, March20,2000

2.Smolyansky, Corey,“PCB Interconnect Characterization from TDR Measurements,” TDA Systems Application Note PCBD-0699-02, published in Printed Circuit Design, May 1999

3.Smolyansky, Corey,“Characterization of Differential Interconnects from TDR Measurements,”TDA Systems Application Note DIFF-1199, published in Microwave Journal, March2000

4.“Guidelines for Measurement of Electronic Package Inductance and Capacitance Model Parameters,”JEDEC Publications JEP-123

5.“I/O Buffer Accuracy Handbook,” EIA IBIS, Revision 2.0, April20,2000

6.L.A. Hayden, V.K. Tripathi,“Calibration Methods for Time Domain Network Analysis,” IEEE Transactions on Microwave Theory and Techniques, Vol.41, No.3, March 1993, pp.415-421




投票數:   加入我的最愛
我來評論 - 時域反射測量法和頻域分析能確保信號的...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首