Global Sources
電子工程專輯
 
電子工程專輯 > 網路技術
 
 
網路技術  

基於低噪音單晶片高頻分頻器的PLL設計

上網時間: 2003年04月26日     打印版  Bookmark and Share  字型大小:  

關鍵字:high frequency  高頻  prescaler  預分頻器  vsat 

小衛星通訊系統(VSAT)可為邊遠地區的家庭和商業用戶提供可靠的、具有成本效應的寬頻數據和其它業務,因而擁有巨大的潛在需求,它的設計中需要一個穩定的低噪音高頻訊號源,本文對此問題進行討論,並提出一個基於單晶片高頻分頻器的PLL設計方案。

圖1: 歐洲高頻無線應用的頻率分配。VSAT是一種小衛星通訊系統,可為邊遠地區的家庭和商業用戶提供可靠的、具有成本效應的寬頻數據和其它業務。VSAT採用一種小型天線來發送和接收衛星訊號,可為所有處於衛星覆蓋區域內的用戶提供高頻寬連接,無論用戶地點附近是否有通訊基礎設備。

目前全球使用的VSAT超過100萬個,同時預計還有大量的潛在用戶。美國約有3,000萬人居住在相對邊遠的地區,他們都是VSAT的潛在用戶。在英國,由於電纜舖設率相對較低,而電話交換設備距離較遠限制了ADSL(非對稱數位用戶線)的普及,30%以上的人口都可望發展為VSAT用戶。

為了加強鄉村地區的寬頻接取服務,英國政府目前正加速處理VSAT上行鏈路頻道的授權。與此類似,歐洲也精簡了授權機構的規章程式,以便順利佈署VSAT。與此同時,VSAT市場的不斷發展使設備供應商所面臨的壓力越來越大,他們必須減少VSAT系統的成本並簡化其使用。

圖1是從歐洲頻譜分配資訊網(www.efis.dk)摘取的一個例子,從中我們可看出在3GHz-15GHz頻譜範圍內的無線應用。歐洲電信標準協會已將高頻的Ku頻段分配給VSAT上行鏈路。上行鏈路工作於14-14.5GHz之間,下行鏈路則工作於12.5-12.75GHz或10.7-11.7GHz之間。其它國家的頻段分配情況大致相同。圖2: 基頻乘法器電路。

為了在這些頻段內正常工作,VSAT設計者需要一個穩定的低噪音高頻訊號源。VSAT中的中頻(IF)頻段通常為950-1,450MHz,需要一個工作頻率為13.05GHz的本地振盪器。迄今為止,設計者仍然只能藉由頻率倍乘來產生工作於這一頻段的IF源。

圖2所示為一個標準的頻率乘法器。它的原理是:將一個穩定的頻率源送入非線性的電路中,然後選擇性地產生想要的諧波輸出。這一輸出藉由嚴格的濾波,然後透過線性放大器重新放大,進行損失補償。

由於諧波級數越高其輸出越低,為了將頻率從一個低階的參考源(如晶振)升高到微波頻率,我們需要多級電路。這就是頻率乘法器的缺點,它常常使設計變得非常複雜而且昂貴,且效率卻很低。另一方面,乘法器也有其優點,那便是它幾乎可以達到任何想要的高頻。

低成本的高頻PLL

新一代的低噪音高頻單晶片分頻器為RF設計者提供了一種低成本的高性能解決方案,可用來取代頻率乘法器。採用Zarlink提供的13.5GHz分頻器,設計者可藉由成本較低的鎖相環(PLL)電路為VSAT和其它RF元件建構高頻源。分頻器可擴展單晶片頻率合成器的輸出範圍,因而保證工作於高頻的PLL的相關正向設計得以順利進行。

圖3是一個基頻合成器電路,它由一個壓控振盪器(VCO)、一個可變分頻器和一個相位比較器構成。

加在VCO上的控制電壓決定了VCO的輸出頻率。相位比較器產生的電壓與兩個輸入訊號的相位差成比例。這一電壓控制著VCO的頻率,因而保證藉由分頻器後(fN)從VCO反饋回來的相位比較器輸入頻率與參考輸入fr的相位一致,以此保證頻率相同。因此,VCO的頻率保持為N×fr。這樣的合成器將產生一系列間隔為fr的頻率。

單晶片頻率合成器的最大範圍通常限制在2-3GHz,一方面是受市場決定,另一方面則因為頻率太高時合成器的功耗會過大。為了產生高頻源,合成器通常在PLL中與一個獨立的外部份頻器進行耦合。這個分頻器將頻率源‘預分’到一個可被合成器處理的頻率。

PLL價廉物美,但目前為止,它們的最大頻率受低噪音商用分頻器的頻率響應限制。

13.5GHz分頻器上市後,設計者可使用低成本的標準元件來建構PLL,因而提供VSAT和其它RF元件所需的高頻率。

圖4說明了如何使用PLL電路來製作VSAT上行鏈路本地振盪器。該設計需要一個噪音性能較好的單晶片頻率合成器,如SP5769。這種晶片的最大工作頻率為3GHz,但藉由ZL40813圖4: 基於PLL的VSAT上行鏈路本地振盪器。 13.5GHz元件將VCO的輸出除以8後(為1.6GHz),可將頻率擴展到13.5GHz。1.6GHz輸入在SP5769中被進一步分頻,然後與晶振參考頻率相較較。SP5769的輸出藉由一個充電泵,控制VCO的輸入,構成一個閉合迴路。

該電路也可以使用其它單晶片頻率合成器,不過應注意選擇那些能與高頻預分頻器介面的合成器。

在基於BiCMOS技術的合成器中,有些電路的工作速度可能相對較低,因此不能很好地配合高頻分頻器。

誠然,低相位噪音對VSAT和其它RF元件都十分重要。本例電路中的13.5GHz分頻器是採用互補矽雙載子技術建構的,Ft為28GHz。這樣在迴路頻寬中產生的噪音與載波的噪音十分接近,不會被PLL消除。

噪音級數與材料的實體特性有關,如GaAs等其它技術本身的噪音級數就比載波噪音要高。圖5列舉了其它13.5GHz分頻器的相位噪音級數。圖5: 13.5 GHz分頻器的相位噪音性能。

φn=20log10n

在合成過程中增加的相位噪音可藉由如下公式運算:

φn=20log10n

其中,φn是超過相位比較器噪音基底(noise floor)的相位噪音增量,單位為dB;n是合成器的輸出頻率與相位檢測器比較頻率之比。

SP5769中的相位比較器噪音基底為-148dBc/Hz。如果比較頻率為4MHz,而輸出頻率為13GHz,則n為3,250。因此,在迴路頻寬中的噪音比相位噪音基底高70dB。假設沒有其它明顯的噪音源,那麼13GHz的輸出訊號的相位噪音為-78dBc/Hz。

藉由類似的方法將頻率從1.6GHz頻分成4MHz,也可以降低分頻器產生的相位噪音,將其產生的噪音降低了52dB,從-140dBc/Hz到-192dBc/Hz。這一數值與比較器的噪音基底相較可忽略不計。採用同樣的辦法將晶振噪音在內部份頻,也可將其忽略不計。

小結

本文描述了如何用新一代的13.5GHz分頻器來擴展低成本商用頻率合成器的頻率範圍,因而降低VSAT等新型高頻應用的成本並推廣其應用。

作者:Peter Minett


產品行銷經理


Zarlink半導體公司




投票數:   加入我的最愛
我來評論 - 基於低噪音單晶片高頻分頻器的PLL設計
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首