Global Sources
電子工程專輯
 
電子工程專輯 > 記憶體/儲存
 
 
記憶體/儲存  

克服SoC設計中記憶體的時序和功耗瓶頸

上網時間: 2003年08月09日     打印版  Bookmark and Share  字型大小:  

關鍵字:SoC  embedded memory  model  memory characterization  系統晶片 

隨著SoC設計複雜度增加和矽製造成本升高,對嵌入式記憶體進行詳盡的時序和功耗分析顯得十分必要。不過,一些傳統的建模方法仍然存在著許多品質缺陷。為此,本文將介紹分層化模擬器和兩種記憶體特徵化流程,它們能提高記憶體時序和功耗模型的精密度,有助於產生高品質的SoC設計。

在大部份系統單晶片(SoC)設計中,嵌入式ROM、RAM或各種尺寸的寄存文件記憶體所佔的晶片面積高達50%。根據半導體產業協會(SIA)的報告,這個數位在2005年將增加到71%,而到2014年,SIA預計嵌入式記憶體將佔晶片面積的90%以上。

由於高性能設計矽製造成本升高以及奈米製程矽設計複雜度不斷增加,對記憶體進行詳盡的時序和功耗分析便顯得十分必要。

產生高品質的SoC設計要求具備為嵌入式記憶體準確建模的能力,然而,用於嵌入式記憶體特徵化以及時序和功耗建模的傳統方法常常存在品質缺陷。這些方法產生的模型品質較差,如果把它們用在針對奈米技術製程的設計流程,就會導致時序收斂問題和不可預測的功耗分析結果。

SoC中嵌入式記憶體應用的增加已經使得設計構造、最佳化和分析工具難以實現高執行效能。

現在的SoC團隊被迫進行過度設計來應對時序的不準確性,這勢必增加晶片面積和製造成本。

應對時序不準確性的過度設計直接影響了晶片接腳佈局和封裝成本。缺乏資訊以及不準確的估計則會延誤與功耗有關的決策,對設計進度產生負面影響。

這在混合訊號設計中特別麻煩,因為混合訊號設計接腳佈局可能決定著模擬元件的成功或失敗。其含義是明確的:記憶體特徵化和建模是SoC設計團隊最關注的因素,而且在設計所有階段準確的記憶體模型都是必要的。

大部份設計團隊使用的時序和功耗記憶體模型是由記憶體編譯器產生的。這類編譯器為特定的記憶體尺寸和縱橫比產生模型,根據來自若干特徵化配置的數據來推斷記憶體的性能。然而很有可能,設計中所用的實際記憶體尺寸和縱橫比從來沒有被特徵化過。在把該模型同Spice比較時,產生模型所採用的內插或外插方法有可能帶來明顯的誤差或不一致的保護頻段。

一些設計團隊尋求採用Spice模擬來產生更好的時序和功耗嵌入式記憶體模型。但是這些團隊發現,對於大部份採用Spice模擬器的配置來說,不可能模擬整個記憶體。

因而設計人員只好求助於手動方式或用戶指導修補記憶體網表。但是這些‘勞動密集型’的過程是非常花時間的,也容易出錯。

針對記憶體模型的解決方案必須努力改進模型的精密度,同時為模型的產生提供自動且高吞吐率的數據流。理想情況下,特徵化和模型產生應該是一個‘按鈕點選’過程。實現高吞吐率執行時間的一種方法就是有效利用分層化模擬器。這些模擬器中的矩陣降階功能適合於記憶體元件分析。此外,它對傳統Spice的變動常常只有2%到4%,這使得由此獲得的時序和功耗模型精密度很高。

分層化模擬器具有的靈活性使得設計人員能夠產生適合某項具體設計獨特需求的記憶體模型,包括實際的作業點數。因為這種模擬器能夠模擬完整的佈線後網表,所以設計人員不再需要對測量過程中的估計進行補償。所產生的記憶體模型對於它們將要嵌入的SoC設計來說是特定的。因為記憶體模型針對某個具體設計,所以保護頻段是用戶可控的。最重要的是,採用分層化模擬進行的記憶體特徵化不再需要對各個記憶體元件的測量進行人工網表修訂、網表修補或合成。

與分層化模擬器同樣重要的是記憶體的特徵化,因為模擬器的存在只解決了複雜設計過程一個方面的問題。消除記憶體特徵化和建模過程的複雜性是很重要的,其目的是把特徵化和記憶體模型產生簡化為一個‘按鈕點選’任務。對自動化的要求包括自動產生激勵、基於弧的工作分配、自動平台產生、文件歸檔以及和目標模型匹配的預封裝時序和功耗方法。特徵化需要的高吞吐率是透過使用分層化模擬器、可細化到弧級的模擬工作平行分配以及採用分層化處理的智慧Spice平台產生工具來實現的。

透過提供可配置的功耗數據採集功能,該方法解決了功耗精密度問題。複雜的分析完成之後就可確定特定設計配置的平均功耗。設計人員可以運算出像‘順序vs.隨機存取’這樣典型的利用率模式,進而產生相應的功率數。

分析各種模式,如低功耗或者靜態,也是可能的。這可以早在設計階段就提供進行重要決策所需的資訊,諸如與封裝、晶片接腳佈局、底層規劃和電源佈線相關的資訊。

對於SoC設計人員來說,有兩種可用的記憶體特徵化流程。第一種是再特徵化流程,也就是說,設計人員拿到現有的記憶體模型之後,再進行第二次特徵化以提高其精密度。採用這種方法,用戶能夠針對特殊條件進行特徵化。

第二種流程就是對專用記憶體進行特徵化,如人工改動的記憶體或者已被修改的編譯器產生的記憶體。在後面這種情況中沒有現成的記憶體模型。在這種流程中,用戶產生一個記憶體配置文件,隨後它就被相應的自動特徵化系統所使用。當出現編譯器產生的現有記憶體模型品質不夠好的情況時,這種方法要比再特徵化流程的效果好得多。一種強韌性強的特徵化解決方案必須能適應兩種情況。

作者:Jay Abraham


產品行銷經理


Silicon Metric





投票數:   加入我的最愛
我來評論 - 克服SoC設計中記憶體的時序和功耗瓶頸
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首