Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

第三方記憶體IP的商機和挑戰

上網時間: 2003年08月09日     打印版  Bookmark and Share  字型大小:  

關鍵字:第三方  記憶體  IP  半導體  整合元件製造商 

隨著晶片複雜度不斷增加,半導體產業相應產生了巨大變化。為了建造採用最新技術(如90奈米製程)的晶圓廠,垂直商業模式的整合元件製造商(IDM)面臨著巨額投資的壓力。現在,他們越來越多地將設計工具、半導體知識產權(IP)、甚至製造和測試服務等委外給其他公司,以維持或實現獲利。

這已經導致了無晶圓廠設計公司的興起以及合約半導體製造商的流行。從技術角度看,目前的130nm和90nm等深次微米製程已經接近使半導體可靠性和良率充滿風險(不確定性)的敏感程度。此外,日益增加的上市壓力迫使IDM和無晶圓廠設計公司在某一半導體製程尚未達到傳統的缺陷密度和良率目標之前便開始投入量產。

對這些公司而言,透過矽片驗證的第三方IP可以使他們專注於開發體現其核心競爭力的系統單晶片(SoC)部份,因而有效滿足上市時間的要求。現在,各家公司紛紛將對產品差異性無關緊要的部份從設計中剝離出來。只要第三方IP解決方案能夠通過矽片驗證,並滿足性能需求,那麼他們就可放心地委外這部份設計。

SoC元件的功能越來越複雜,因而需要使用一系列現成可用且通過矽片驗證的高性能嵌入式記憶體核心,但公司內部的記憶體IP開發團隊一般很難製作和維護這些核心。在強調成本控制、迅速上市和量產的市場大環境下,半導體公司正快速轉向IP委外模式。

據半導體產業協會(SIA)統計,現在每塊晶片的面積中有一半以上的內容都是嵌入式記憶體。因為嵌入式記憶體在SoC設計中是如此關鍵的一個元件,所以IDM和無晶圓廠設計公司都想利用嵌入式記憶體IP。它可以幫助他們顯著減少晶片尺寸和增強晶片性能。事實上,越來越多的公司正使用大量高性能、低功耗的嵌入式記憶體,其應用領域包括:

1.消費性電子:可存取網際網路的設備及其它消費性產品越來越需要更強的功能、網際網路連接和低功耗特性。

2.電腦:PC、工作站、伺服器及其它運算設備需要更複雜的晶片組和高性能的嵌入式記憶體,以實現高級3D圖形和數位訊號處理等新功能。

3.通訊和網際網路基礎設備:通訊SoC已被廣泛應用於網路基礎設備中,包括路由器、交換機、DSL數據機、Gigabit乙太網路設備和家庭網路設備等。永無止盡的頻寬需求驅使這些應用需要更高的儲存容量和更快的記憶體。無線運算和通訊也要求在傳輸數據之前或接收數據之後儲存數據,因而擴大了對嵌入式記憶體的需求。圖:嵌入式記憶體是SoC設計關鍵。

如果採用定製設計技術,嵌入式記憶體將比獨立的記憶體具有更高的面積利用率,並能針對性能做更高程度的最佳化。設計SoC的專用記憶體需要具備特殊的知識和專業技術。此外,專用記憶體的架構必須針對每一代的新製程技術以及每一家不同的代工廠而重新設計,這是一個非常耗時的過程。

隨著產品變得越來越小而輕,晶片面積也變得非常寶貴。減少晶片尺寸不僅能增強產品的可攜性,而且還能降低成本。在單個SoC上嵌入多個記憶體可以減少使用的晶片數量及封裝成本,通常,封裝約佔整個晶片成本的40-50%。更小的晶片還意味著更高的良率,這相當於節省了更多成本。因為佔用面積在晶片設計中是如此關鍵的一個因素,而且SoC設計大部份面積被記憶體佔用,所以確保嵌入式記憶體為尺寸做過最佳化顯得很重要。

嵌入更快、更大的記憶體,並將它們置於距處理器更近的位置能夠大幅提高系統性能。如果不採用嵌入式記憶體,設計人員將面臨的限制因素包括封裝I/O、印刷電路板和獨立記憶體的可用配置(深度、寬度和埠數)。I/O的傳輸延遲可能會增加幾個奈秒。如何可靠地驅動100MHz以上的PCB匯流排也是一個挑戰。高速的獨立記憶體並不總是按所需的配置來供應的,而且它們非常昂貴。透過採用專用的嵌入式記憶體,設計人員能夠最佳化記憶體的不同配置以及記憶體與系統的介面,因而獲得兩到三倍於獨立記憶體的性能。

在無線或電池供電的應用中,降低功耗以延長電池使用時間是至關重要的。嵌入式記憶體無需使用介於獨立記憶體與其它系統晶片之間的片外電容器,因而可降低系統總功耗。更低的功耗意味著更少的散熱量,因而對封裝的要求也可相應降低。借助記憶體IP供應商提供的詳細、準確的功率模型以及專為低功耗而設計記憶體,設計人員能夠最佳化記憶體配置和系統設計,以便將功耗降至最低。

設計人員必須對設計中所用的嵌入式記憶體的可製造性具有絕對的信心。這要求設計方法從一開始就考慮到可測試性和可製造性問題,而且還需要一個綜合性的矽片驗證程式以確保記憶體符合規格,並能獲得高良率。在被整合進產品之前,記憶體必須能夠在很寬的溫度和電壓範圍內生產和測試。此外,每種記憶體都需要針對多家代工廠做最佳化,以確保有不間斷的供應源,並維持低價格。透過購買已經通過廣泛測試和特性分析的記憶體IP,IDM和無晶圓廠設計公司能夠使產品開發周期縮短幾個月的時間,並確保記憶體是經過矽片驗證的,而且在第一次投片時就可取得成功。

雖然嵌入式微處理器和DSP核心在本質上決定了系統架構,但嵌入式記憶體才是確保設計能以低成本方式實現製造的關鍵。隨著更大的記憶體被整合在SoC中,是嵌入式記憶體,而不是嵌入式微處理器決定了SoC的可製造性和成本,以及達到量產所需的時間。

記憶體是遵循嚴格的設計規則而設計,其晶圓缺陷密度一般是邏輯元件的兩倍。當採用130nm和90nm等更先進的製程時,記憶體的缺陷密度可以達到更高的水準。隨著記憶體越來越大,佔用的矽片面積越來越多,它們已成為決定整個晶片良率的主導因素,並直接影響著晶片的晶片成本。內建自測試、內建自診斷和內建自修復等功能可以顯著提高品質和良率。

冗餘是應對記憶體缺陷和提高總體良率的有效修復技巧,它在記憶體設計中提供了多餘的位元來替代有缺陷的位元,因而有助於提高良率和降低成本。

現在,商用嵌入式記憶體供應商擁有廣泛的產品線和專業技術,足以向IDM和無晶圓廠半導體公司保證委外的記憶體IP不僅可以節省時間和金錢,而且可以創造更高品質的產品。為了吸引更多的公司考慮委外記憶體IP,嵌入式記憶體必須提供比獨立記憶體更多的附加價值。嵌入式記憶體的確可以實現這一點,而且不要求設計人員是記憶體專家。

這些因素為那些向SoC設計提供高可靠性、高性能嵌入式記憶體IP的第三方供應商創造了一個廣闊的市場。

釬氪ㄩ Krishna Balachandran


產品行銷高級總監


Virage Logic公司




投票數:   加入我的最愛
我來評論 - 第三方記憶體IP的商機和挑戰
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首