Global Sources
電子工程專輯
 
電子工程專輯 > 記憶體/儲存
 
 
記憶體/儲存  

SoC設計中採用大、小記憶體模組的選擇策略

上網時間: 2003年08月09日     打印版  Bookmark and Share  字型大小:  

關鍵字:Japan  日本  Toshiba  東芝  SoC 

嵌入式儲存技術的發展已經使得大容量DRAM和SRAM在目前的系統單晶片(SoC)中非常普遍。大容量記憶體和小容量記憶體之間的折衷權衡使得各種尺寸的記憶體變得切實可行,SoC也更像過去的板級系統。最新式的嵌入式記憶體甚至增加了低功耗工作特性以滿足手持系統的需求。

大容量嵌入式記憶體給SoC帶來了諸如改善頻寬和降低功耗等只能透過採用嵌入技術來實現的各種好處。SoC中內嵌DRAM和╱或大容量SRAM模組是否切合實際並取得成功主要依賴於製造製程。高度可製造的記憶體結構可以解決影響SoC設計成本、上市時間和風險問題。

雖然SRAM一直是SoC中的主要元件,但在過去的一年?,單片SoC中SRAM塊的大小和數量開始倍增。帶150個SRAM塊的晶片並不稀奇,一些核心容量甚至達到1Mb∼8Mb。

與此同時,DRAM可製造性的提高已使得大容量DRAM模組的應用迅速增加。甚至在遊戲機和可攜式相機所用的ASIC中都包含了DRAM核心。以東芝為例,其嵌入式DRAM系統常常最先採用新一代製造技術。隨著晶片製造向更細製程發展,SoC中內嵌DRAM的數量和大小也不斷增加。在180奈米製程下,系統ASIC一般採用兩塊DRAM,總儲存容量最大可到64Mb左右。而在目前的130和90奈米製程下,一般系統會採用四塊以上DRAM核心,最大容量為120Mb。

從製造的角度看,大塊和小塊記憶體的製造難度差不多。不過,在大記憶體和小記憶體之間的權衡折衷要考慮對性能、晶片面積的一些影響。這些權衡不那麼簡單,所以如果用戶要在使用較少的大塊記憶體與使用較多的小塊記憶體之間做選擇的話,最好諮詢一下半導體供應商的應用工程師。

甚至在製造之前,大的記憶體塊必須很好滿足後端佈局佈線的要求。目前在超大塊的記憶體頂層佈線的能力已經使得它們對於佈局佈線環境來說更加好用了。

帶公共BIST模組的測試方案也已經變得很容易使用。如今,用戶可以在眾多針對嵌入式記憶體測試方案中進行選擇,有些方案需要晶圓級記憶體測試器,而有些非常依賴於BIST結構。針對特定設計選擇最好的測試方案,需要用戶和矽片供應商一起詳細討論。

使大的DRAM模組變得更加‘好用’的另一個方面是其功耗。從180奈米向130奈米轉換時功耗已經得到極大的改善。在130奈米製程下,一個分頁寫模式的DRAM功耗只有180奈米製程下的34%。待機功耗也降到了180奈米下的24%,而停止工作時的功耗只有180奈米下的12%。功耗的減少有助於推動大的嵌入式DRAM在可攜式相機和手機SoC中的應用。

嵌入式記憶體的繁榮完全歸功於新的整合製程技術的成功,開發這些製程技術的初始階段就考慮了大記憶體。製程一代比一代更加精良,保證了含有SRAM或DRAM晶片的高良率。僅僅在這個層面上,就可以預言ASIC廠商能提供具有成本效益的嵌入式記憶體。

基於這個原因,用戶可以預計SRAM和內嵌通道型DRAM將是未來SoC的流行選擇。除了成本的降低,採用這類記憶體可以把上市時間和設計風險降到最低。要得到這些好處,用戶要注意的是必須有效利用其製程供應商的記憶體IP,因為製造製程要結合專門的記憶體結構才能發揮作用。

針對非揮發性儲存要求,東芝公司已經發現,在一個堆疊晶片封裝中將SoC和現成的快閃記憶體結合在一起可以工作得非常好,而且成本較低。另外,SRAM對於小的、高速的SoC記憶體來說是理想選擇,而嵌入式通道型DRAM適合於滿足大的儲存塊需要。

作者:Frank R. Ramsay


技術和業務策略總監


東芝(美國)電子元件公司大型積體電路部





投票數:   加入我的最愛
我來評論 - SoC設計中採用大、小記憶體模組的選擇...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首