Global Sources
電子工程專輯
 
電子工程專輯 > 記憶體/儲存
 
 
記憶體/儲存  

用CPLD製作具有彈性指令集的微控制器

上網時間: 2003年09月13日     打印版  Bookmark and Share  字型大小:  

關鍵字:JTAG  硬體除錯器  時序  GPIO  品質認證 

本文介紹了CPLD和通用微處理器結構的相似之處,以及指令集以及性能等方面的差異,並以PicoBlaze為例說明如何透過分析和改變指令用途,來製作針對特定應用的微控制器,因而達到降低成本的目的。 圖1:CPLD結構。

從消費性產品到通訊產品,微處理器都有著非常廣泛的應用。目前流行的8位元微處理器不僅能夠完成高運算量的任務,而且成本很低,因此取得了巨大成功。微處理器非常擅長於有序處理和各種非即時的任務,典型的工作速度在20MHz左右,但有些微處理器核心需要將該時脈頻率內部分頻,每條指令用多個時脈周期。例如,CISC微處理器在執行一條乘法指令時最多要用到25條簡化的指令。

目前市場上已經有非常多的RISC微控制器,它們不僅能夠實現單個時脈指令周期,而且功率非常低。例如Atmel的AVR微控制器在1MHz時脈條件下能夠獲得1MIP的性能。由於有著如此強大的性能,幾乎沒有什麼任務是微控制器不能完成的。這些微控制器的尺寸都非常小,品種從單個ALU和帶通用I/O的記憶體到多功能模擬和匯流排介面不一而足。

可程式邏輯元件由於能夠滿足低功率可重配置邏輯解決方案的要求,在微處理器市場上也頗有斬獲。像CPLD(複雜可程式邏輯元件)這些可程式邏輯元件基本上也用於非常接近微處理器的應用領域,兩者的重要區別是順序與平行處理過程。微處理器執行指令時在多數情況下有分支例程,而CPLD是平行處理輸入和輸出的,因此能夠獲得更高的處理速度和可預測的時序結果。對於以中斷驅動的元件,這種方法能夠顯著地提高其工作速度。

CPLD的速度非常快,能使系統速度能夠輕易達到並超過300MHz。CPLD的時序特性一般用奈秒(ns)或MHz描述(100MHz等於10ns,200MHz等於5ns)。今天的CPLD元件其輸入到輸出延遲可小至3.0ns,速度相當於令人吃驚的385MHz!圖2:微控制器。

圖1和圖2提供了CPLD和微處理器的結構。所有CPLD元件都具有類似的這種結構,不同系列的元件只是在時脈特性、I/O標準和安全性等方面有所差別。雖然不同微處理器的結構也是相同的,但附加性能如時脈、ADC、DAC更能引人注意。

類似性

由於這些元件具有類似的功能,因此其性能也是類似的。它們都具有可程式性,通常都支援JTAG可測試性,能夠用於類似的應用。表1詳細描述了這樣的類似性。一些公司為微控制器和嵌入式軟核微控制器提供了線上硬體除錯器。Nohau公司就是其中的一家,它為微控制器和軟核處理器提供了多種除錯器。

區別

但CPLD與微控制器還是有區別的。CPLD在系統上電時就能工作,沒有啟動過程。CPLD還具有非常精確的時序模型,由於能夠進行平行的邏輯處理,因此可以提供更高的性能。但微控制器具有另外的特點,如A/D、專用的I/O匯流排埠和特殊接腳功能。微控制器與CPLD之間的主要區別如表2所示。圖3:PicoBlaze CPLD微控制器。

雖然微控制器能夠提供更多的功能,但隨之而來的是價格問題。有時微控制器上的功能也不一定能派上用場。如果設計要求是帶50個GPIO的8通道ADC,那麼使用者還不得不支付那些不需要的功能的費用。這就需要認真地權衡功能與價格的矛盾。在某些情況下,僅使用設計要求的功能要比在更高元件成本上構築成功的設計好得多,風險也比較小。

這二種元件在以安全為重的產業領域,如遠端資訊處理和產業設備中,還存在其它區別。品質認證依據的是測試故障機制,對於具有可預測性作業的邏輯元件來說是比較容易透過品質認證的,而微處理器則需要考慮複雜的狀態。品質認證需根據一系列指令帶來的可能輸出數量來判定。由於分支指令在電壓下跌或下降時通常會引起不可預知的作業,因此會使品質認證複雜化。而CPLD在電壓恢復時可以再裝載原始的邏輯配置,因此默認狀態是可預測的,這種元件可以在預先定義的電壓失效條件下工作。系統測試也比較方便,可以在CPLD中實現較難的中斷處理模擬。

決策標準

比較兩個具有相同功能卻不同結構和產品類型的元件是相當有意思的。從某種角度看,為微處理器編寫程式和為CPLD軟核微處理器編寫程式碼是相似的,二者都具有相同的作業流程。設計工程師可以向處理器或可再編程邏輯元件寫匯編程式碼。對於可再編程邏輯元件來說,人們可以從各種系列、密度和功能的產品中作出選擇。業界還為SPI、I2C和SMBus等可程式邏輯元件提供了許多參考設計。

值得注意的是,在再使用和可移植性方面可程式邏輯元件具有更高的勝算把握。採用VHDL等高級語言的硬體分析通常要比來自不同廠商的不同處理器具有更好的可預測性。用VHDL可以將任意的可再編程邏輯元件作為目標,而微處理器中的一些特殊功能通常會隨新的目標環境產生變化。而且晶片的更新或作業系統的修改都會迫使原始程式碼的再次目標化。圖4:翻轉作業。

兩種都用?

某種程度上這兩種元件具有互補性。對於與性能無關的任務,CPLD能夠提供非常快速的接腳到接腳性能,並具有時序的可預測性,而微控制器能夠提供諸如ADC、DAC和CAN、USB等專用匯流排介面性能。雖然這些性能會限制通用I/O的數量,但將CPLD作為微處理器埠擴展後就能解決這一問題。只具備必要功能的簡化型微控制器的價格要比僅為滿足I/O要求購買較大封裝的元件便宜許多。CPLD能夠提供的I/O數量少至32,多至250,並且能夠在同一I/O封裝中裝配更多的邏輯。隨著製程尺寸的不斷縮減,CPLD價格也在不斷下降,因此設計工程師們在權衡性能與價格時會有更多的選擇。

PicoBlaze介紹

PicoBlaze是8位元的軟核微控制器,支援8位元數據匯流排和16位元指令匯流排(如圖3所示),是依據RISC(精簡指令集電腦)‘哈佛結構’模型設計,具有獨立的數據和指令埠。可以用C語言編寫的交叉編譯器產生程式。PicoBlaze設計使用的是VHDL語言,並作了資料歸檔,因此隨之的交叉匯編器能直接追蹤結構。

PicoBlaze在許多方面像是一台基於常數的機器。常數值可規定用於程式的以下方面:


1. ALU作業中使用的常數數值;表2:區別。


2. 常數埠地址,用於存取專門的某個資訊或PicoBlaze方案之外的控制邏輯;


3.

控製程式執行順序的常數地址值。

PicoBlaze指令集編碼允許在任何指令字中定義常數。因此一個常數的使用不會給程式大小或程式的執行帶來額外的開銷,因此能有效地用全範圍的‘虛執行’擴展簡單指令集。所有指令的執行時間大約是2個時脈周期。當判斷一個程式的執行時間時,特別是當嵌入到一個即時狀態時,統一的執行速率是非常有益的。程式長度是256個指令,所有地址值定義為含在指令編碼中的某個8位元。固定的儲存空間可以提升模組的一致性。必要時,可以擴展設計來支援更大的儲存範圍。

指令集

指令集也非常類似。但是對PicoBlaze等CPLD軟核微控制器來說,指令集是可變化的。比如設計工程師可以根據規格要求增加或刪除指令。表3是AVR

RISC微控制器和CPLD PicoBlaze軟核微控制器之間的比較。

目前提供的PicoBlaze支援49條指令,可以在任何幾個CoolRunner-II

CPLD中作業。希望支援的指令品種以及架構版本的選擇都會影響PicoBlaze的執行速度。

例如,在全指令集和所有指令都保持在CPLD外的情況下所能達到的最高性能是30MHz,但透過管線處理指令集或程式可以將性能提高3倍,即90MHz。事實上,PicoBlaze微控制器架構充分利用了CoolRunner-II的2個關鍵特性,即高執行速度和低功耗。

增加或刪除指令

PicoBlaze微處理器軟核的優勢在於具有增加或刪除指令的能力。表3:指令集比較。

例如,只需從VHDL中注釋掉指令就可以完成指令集中指令的調整。如果需要的話,人們還能把它們從匯編器中去掉,但通常是不要求這樣做的。如果某些應用能夠利用目前提供的這些指令外的其它重要指令,那麼還可以增加指令。因此刪除和添加指令都是可行的。大多數編程人員在日常編程中用到的指令數大概是20條。選擇最常用的20條,把剩餘的刪掉,然後再進行編程。如果設計工程師發現了一個瓶頸型‘內部迴路’,並能從專門為該指定任務定製的單個指令中受益,那就能夠編寫出以硬體速度執行的VHDL程式。記住,PicoBlaze微控制器能夠利用處理器內部的雙邊沿觸發器在兩個時脈邊沿完成運算。

DSP例子

為了描述PicoBlaze架構的適應能力,讓我們看一個DSP的例子。程式碼到‘位元-反轉匯流排(bit-reverse

a

bus)’是快速傅?葉變換中的一項基本作業。作為基本算法中的一個關鍵步驟,數據一般從地址匯流排上驅動輸出。用‘標準’指令完成這一作業需要多條‘屏蔽與翻轉’命令,極易形成處理瓶頸。

表4提供了極像匯編類步驟的基本作業來顯示暫存器內容。算法的起始是帶A-H標籤的一位元組數據。該位元組首先在內部完成交換(4次翻轉),然後再用布爾‘與╱或’將內部位轉移到目標暫存器,因而產生結果,一次2個位元。這樣處理一遍後,會在最終暫存器中形成求反的原始內容。根據具體算法的不同,大概需要12到18條指令。在這種情況下,設計工程師不用增加指針和計數器等迴路管理開銷就可以完成這一任務。表4:位元反轉步驟。

如圖4所示,在VHDL中增加了‘翻轉’指令,設計經過再編譯,‘重新佈線’的處理器就增加了這條關鍵指令。該方法用合成工具再佈線方法可以將許多指令‘擠壓’進某些閘中。這些多位級作業可以歸結為簡單的CPU再佈線,並且最為重要的是合成器正確工作了。

指令增強

前面討論的是指令集最佳化,不過功能增強也是可以的。請記住,許多微控制器包含有板上功能模組,這些模組除了指令集外還另有用途。例如,許多8位元微控制器包含內部的周邊設備計數器或定時器、中斷控制器和DMA電路。對PicoBlaze來說,只要在晶片內部增加合適的周邊設備功能集就可以了,具體取決於所選擇的CoolRunner-II

CPLD的密度。表5針對不同的附加功能提供了巨集單元運用的一些評估。

性能改進表5:巨集單元評估。

提升設計性能的經典方法是進行適當的‘調整’。觀察處理器的性能行為,識別處理器耗費時間的地方,發現處理器在做什麼,然後提出最佳的作業組合來改進性能。最後實現新版的架構和╱或程式碼並進行再次評估。

實現架構或程式碼的方法之一是採用CoolRunner-II設計套件。許多目標設計都能適合駐留在板上的256-巨集單元XC2C256。板上還留有空閑的接腳位置,可以用來增加64巨集單元XC264,其訊號已經與XC256連接在一起了。在64巨集單元CPLD中簡單構築一個帶計數器和定時器的小型硬體性能監示器就可以定時256巨集單元CPLD中不同的程式碼部份,並報告執行時間。這樣,透過檢查地址空間和定時的行為,設計工程師就可以知道完成各種任務所需的時間。

>PicoBlaze交叉匯編器

如前所述,PicoBlaze交叉匯編器具有完好的歸檔資料,因此PicoBlaze設計文件中早已存在匯編程式碼與VHDL之間的直接對應關係。編譯器是用ANSI-C編寫的,並在微軟的匯編器上匯編。該交叉匯編器具有高度的移植性,支援多種輸出文件類型。例如,它能產生二進制輸出文件,可以英特爾的hex格式裝載進外部EPROM。它也能產生適合VHDL模擬器使用的主要建模文件。設計工程師可以用高速模擬功能立即分析匯編器產生的程式碼,因而了解程式碼的功能和效率。然後將程式碼下載到CoolRunner-II設計套件中,就可以看到它們正按期望的值正確工作。

作者:Steve Prokosch


行銷經理


Xilinx公司




投票數:   加入我的最愛
我來評論 - 用CPLD製作具有彈性指令集的微控制器
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首