Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

Gigabit設備PCB的訊號完整性設計

上網時間: 2003年10月11日     打印版  Bookmark and Share  字型大小:  

關鍵字:giga-byte  signal integrity  emulation  Spice  IBIS 

本文主要討論在Gigabit數據傳輸中需考慮的訊號完整性設計問題,同時介紹應用PCB設計工具解決這些問題的方法,如趨膚效應和介質損耗、過孔和連接器的影響、差分訊號及佈線考慮、電源分配及EMI控制等。

通訊與電腦技術的高速發展使得高速PCB設計進入了Gigabit領域,新的高速元件應用使得如此高的速率在背板和單板上的長距離傳輸成為可能,但與此同時,PCB設計中的訊號完整性問題(SI)、電源完整性以及電磁相容方面的問題也更加突出。

訊號完整性是指訊號在訊號線上傳輸的品質,主要問題包括反射、振盪、時序、地彈和串擾等。訊號完整性差不是由某個單一因素導致,而是板級設計中多種因素共同引起。在Gigabit設備的PCB板設計中,一個好的訊號完整性設計要求工程師全面考慮元件、傳輸線互聯方案、電源分配以及EMC方面的問題。

高速PCB設計EDA工具已經從單純的模擬驗證發展到設計和驗證相結合,幫助設計者在設計早期設定規則以避免錯誤而不是在設計後期發現問題。隨著數據速率越來越高設計越來越複雜,高速PCB系統分析工具變得更加必要,這些工具套件括時序分析、訊號完整性分析、設計空間參數掃描分析、EMC設計、電源系統穩定性分析等。這?我們將著重討論在Gigabit設備PCB設計中訊號完整性分析應考慮的一些問題。

高速元件與元件模型

儘管Gigabit發送與接收零組件供應商會提供有關晶片的設計資料,但是元件供應商對於新元件訊號完整性的了解也存在一個過程,這樣元件供應商給出的設計指南可能並不成熟,還有就是元件供應商給出的設計約束條件通常都是非常苛刻的,對設計工程師來說要滿足所有的設計規則會非常困難。所以就需要訊號完整性工程師運用模擬分析工具對供應商的約束規則和實際設計進行分析,考察和最佳化零組件選擇、拓樸結構、匹配方案、匹配零組件的值,並最終開發出確保訊號完整性的PCB佈局佈線規則。因此,Gigabit訊號的精確模擬分析變得十分重要,而元件模型在訊號完整性分析工作中的作用也越來越得到重視。

零組件模型通常包括IBIS模型和Spice模型。由於板級模擬只關心輸出接腳透過互聯繫統到輸入接腳的訊號響應,同時IC廠家不希望泄漏元件內部詳細的電路資訊,且電晶體級Spice模型模擬時間通常難以忍受,所以IBIS模型在高速PCB設計領域逐漸被越來越多的元件廠商和訊號完整性工程師所接受。圖1:有損傳輸線的等效模型。

對於Gigabit設備PCB系統的模擬,工程師經常會對IBIS模型的精確性提出質疑。當元件工作在電晶體的飽和與截止區時,IBIS模型缺乏足夠詳細的資訊來描述,在瞬態響應的非線性區域,用IBIS模型模擬的結果不能像電晶體級模型那樣產生精確的響應資訊。然而,對於ECL類型元件,可以得到和電晶體級模型模擬結果很吻合的IBIS模型,原因很簡單,ECL驅動器工作在電晶體的線性區域,輸出波形更接近於理想的波形,按IBIS標準可以得到較為精確的IBIS模型。

隨著數據傳輸速率提高,在ECL技術基礎上發展起來的差分元件得到很大發展。LVDS標準和CML等使得Gigabit訊號傳輸成為可能。從上面的討論可知,由於電路結構和相應的差分技術應用,IBIS標準仍然適用於Gigabit系統的設計。已發表的一些IBIS模型在2.5Gbps LVDS和CML設計中的應用文章也證明了這一點。

由於IBIS模型不適用於描述主動電路,對於許多有預加重電路進行損耗補償的Gbps元件,IBIS模型並不合適。因此,在Gigabit系統設計中,IBIS模型只有在下列情況下才可以有效工作:


1.差分元件工作在放大區(線性V-I曲線)


2.元件沒有主動預加重電路


3.元件有預加重電路但是沒有啟動(短的互聯繫統下啟動預加重功能可能導致更差的結果)


4.元件有被動預加重電路,但是電路可以從元件的晶片上分離。

數據速率在10Gbps或以上時,輸出的波形更像正弦波,這時Spice模型就更適用。

損耗影響

當訊號頻率升高,傳輸線上的衰減就不可忽略。此時需要考慮由導體串連等效電阻和介質並聯等效電導引起的損耗,需使用有損傳輸線模型進行分析。

有損傳輸線等效模型如圖1,從圖中可以看出,表徵損耗的是等效串連電阻R和等效並聯電導G。等效串連電阻R是直流電阻和趨膚效應引起的電阻,直流電阻為導體本身的電阻,由導體的實體結構和導體的電阻率決定。當頻率升高,趨膚效應開始作用,趨膚效應是當高頻訊號通過導體時,導體中的訊號電流集中於導體表面的現象。在導體內部,沿導體截面訊號電流密度呈指數衰減,電流密度減少為原來1/e時的深度叫趨膚深度。頻率越高,趨膚深度越小,導致導體的電阻增加。趨膚深度與頻率的平方根成反比。

等效並聯電導G也稱為介質損耗(Dielectric loss)。在低頻時,等效並聯電導與介質的體電導率和等效電容器有關,而當頻率升高時,介質損耗角開始起主導作用。此時介質電導率由介質損耗角和訊號頻率決定。

一般來說,當頻率小於1GHz時,趨膚效應損耗起主要作用,頻率在1GHz以上時,介質損耗佔據主導。

在模擬軟體中可以設置介電常數、介質損耗角、導體電導率以及截止頻率,軟體在模擬時會根據傳輸線的結構考慮趨膚效應與介質損耗的影響。如果模擬衰減,一定要根據訊號的頻寬設置相應的截止頻率,頻寬由訊號邊沿速率決定,許多622MHz訊號與2.5GHz訊號邊沿速率差別不大,另外在有損傳輸線的模型中也可以看到等效電阻和電導隨頻率變化而不同。

從圖2中可看出,損耗使訊號的上升沿變緩,即減少了訊號的頻寬,並且損耗減少了訊號的幅度。從另一方面講,這對於抑制訊號過衝是有好處的。

傳輸線的串擾也會影響損耗,串擾決定於傳輸線實體結構、耦合長度、訊號強度和邊沿速率。在一定長度後串擾會飽和,損耗卻不一定增加。

過孔和連接器的影響

過孔將訊號輸送到板子的另一側,板間的垂直金屬部份是不可控阻抗,而且從水準方向變為垂直方向的拐點是一個斷點,會產生反射,應盡量減少它的出現(圖3)。

在Gigabit系統設計模擬中,要考慮過孔的影響,需要有過孔模型。過孔的模型結構為串連電阻R、電感L和並聯電容器C形式。根據具體應用和精密度要求,可以採用多個RLC結構並聯的形式,並考慮與其它導體間的耦合,此時過孔模型就是一個矩陣。

過孔模型的獲取有兩種方法,一種是經由測試例如透過TDR來獲得,另一種可以透過3D的場擷取器(Field Solver)根據過孔的實體結構來擷取。

過孔模型參數與PCB的材料、疊層、厚度、焊盤╱反焊盤尺寸、以及與其連接的連線的連接方式有關。在模擬軟體中,根據精密度要求可以設置不同的參數,軟體會依據相應的算法擷取過孔的模型並在模擬時考慮其影響。

在Gigabit系統PCB的設計中尤其要考慮連接器的影響,現在高速連接器技術的發展已經可以很好地保證訊號傳輸時阻抗與地平面的連續性,設計中對連接器的模擬分析主要採用多線模型。圖4:平面對層阻抗變化的頻率響應。

連接器多線模型是在三維空間下,考慮接腳間的電感和電容器耦合擷取出來的模型。連接器多線模型一般使用三維場擷取器擷取出RLGC矩陣,一般是Spice模型子電路形式。由於模型結構複雜,擷取和模擬分析時都需要較長的時間。在SpecctraQuest軟體中,可以把連接器的Spice模型編輯成Espice模型,賦給元件或直接調用,也可以編輯成DML格式的封裝模型賦給元件使用。

差分訊號及佈線考慮

差分訊號具有抗干擾強、傳輸速率高的優點,在Gigabit訊號傳輸中,可以更好降低串擾、EMI等的影響,其耦合形式有邊沿耦合與上下耦合、鬆耦合和緊耦合等形式。

邊沿耦合與上下耦合相較具有更好降低串擾、佈線方便、加工簡單等優點,上下耦合更經常應用於佈線密度大的PCB板。緊耦合相對於鬆耦合具有更好的抗干擾能力,並能減少串擾,鬆耦合則可更好控制差分走線阻抗的連續性。

具體的差分走線規則要根據不同的情況考慮阻抗連續性、損耗、串擾、走線長度差異等的影響。差分線最好用視圖來分析模擬結果。模擬軟體可以設定隨機序列碼產生視圖,並且可以輸入抖動與偏移參數分析其對視圖的影響。

電源分配與EMC

數據傳輸速率的提高伴隨著更快的邊沿速率,需要在更寬的頻帶內保證電源穩定性。一個高速系統可能會通過瞬態10A的電流,並且要求電源最大紋波50mV,也就是說要保證一定頻率範圍內電源分配網路的阻抗在5mΩ以內,例如訊號的上升時間小於0.5ns,要考慮的頻寬範圍達1.0GHz。

在Gigabit系統設計中,要避免同步噪音(SSN)的干擾,保證電源分配系統在頻寬範圍內具有較低阻抗。一般在低頻段,採用去耦電容器降低阻抗,高頻段主要考慮電源、地平面分佈。圖4顯示了電源、地平面層考慮去耦電容器和沒有考慮去耦電容器影響時,阻抗變化的頻率響應圖。

SpecctraQuest軟體可以分析由於封裝結構造成的同步噪音的影響,其中的Power Integrity(PI)軟體採用頻域分析電源分配系統,可以有效地分析去耦電容器數量與位置以及電源、地平面的影響效果,幫助工程師進行去耦電容器選擇以及放置位置、佈線和平面分佈分析。

EMC即電磁相容性,產生的問題包含過量電磁輻射及對電磁輻射感應性兩方面。它產生的主要原因是電路工作頻率太高以及佈局佈線不合理。目前已有進行EMC模擬的軟體工具,但EMC的問題可以由許多電磁方面的原因引起,模擬參數和邊界條件設置很困難,這將直接影響模擬結果的準確性和實用性。最通常的做法是將控制EMC的各項設計規則應用在設計每一環節,實現在設計各環節上的規則驅動和控制,設計完成測試驗證後又可以形成新的規則應用到新的設計中。

作者:鐘章民


高速技術中心技術顧問


Cadence




投票數:   加入我的最愛
我來評論 - Gigabit設備PCB的訊號完整性設計
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首