Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

如何現實在銅背板上傳輸10Gbps串列數據

上網時間: 2003年11月30日     打印版  Bookmark and Share  字型大小:  

關鍵字:backplanes  10 Gbps  Serdes  PCB  crosstalk 

隨著通訊產業邁向下一代高階系統,新的解決方案必須具有更高的性能價格比。為了提高總體頻寬,系統設計人員可以在現有數據傳輸率上實現更多的訊息通道;或者也可以改進一下,使用數量更少、但頻寬更高的訊息通道,以節省總體空間、功耗和成本,降低噪音,另外還可獲得更大的設計裕度。標準CMOS製程中的10Gbps串列I/O技術為系統設計人員提高設計裕度提供了可能的解決方案。

不過,為了獲得10Gbps及更高的串列數據傳輸速率,每一個層次都需要新的架構、設計和元件。不僅‘主動’Serdes(並串╱串並轉換器)元件必須能發送和接收10Gbps訊號,‘被動’互連器(即背板、子板和連接器)也應能足夠好地將訊號從發送器傳輸到接收器。一般而言,原來的既有系統通常不能控制這樣高的數據傳輸速率,在背板應用中尤其如此。因此,必須從頭開始設計一種‘全新系統’,包括新的Serdes元件和新的背板互連器。

為了實現10Gbps的非歸零碼(NRZ)或二進制串列數據傳輸速率,Serdes的設計模式有一個改變。一般認為在發送器端進行的簡單輕度訊號均衡足以應付速率不超過3.2Gbps左右的長距離應用。這種均衡通常稱為‘預’均衡或預加重,它將發送器端的串列訊號進行選擇性的加重或去加重(即加強或減弱)。通常銅互連器對訊號中低頻成分的傳輸性能優於高頻成分,發送器預先對這種訊號衰減進行補償。不過,在10Gbps速率下,只在發送器端進行均衡不能滿足任何20英寸以上長距離傳輸銅線的需要。因此,需要在接收器中增加互連後的‘後’均衡電路。這種後均衡可用來校正上述類似於低通濾波器特性的互連器衰減。此外,後均衡技術也可校正訊號反射,這種反射在電氣訊號遇到阻抗不連續點時便會產生。後均衡有多種設計方式,如線性濾波均衡器、判決反饋均衡器(DFE)、前饋均衡器(FFE)等。與其他更複雜的方案相較,線性均衡器通常具有功耗低、尺寸小的優勢。預均衡和後均衡的最佳化組合似乎最能有效地克服10Gbps傳輸速率下的互連器衰減。預均衡和後均衡都可設計為可程式或自適應工作。

半導體公司已開始推出整合有10Gbps收發器的新產品。對於半導體產業來說,內嵌在可程式邏輯中具有一個處理器的10Gbps串列I/O更是一個重要的進步。此外,對被動硬體互連器的需求也很明顯。傳統背板的衰減程度會導致訊號無法被背板應用檢測到,各種外部均衡方案也不能解決問題。背板上的訊號衰減通常有四個不同的來源:印刷板上的銅走線、連接器、晶片封裝和過孔。背板上各部份之間的不連續都需要盡可能地進行阻抗匹配,以便將訊號反射降到最低。此外,不同訊息通道之間的串擾也有影響,因為只有訊息通道傳輸衰減曲線與鄰近訊息通道引發串擾衰減曲線相交頻點之下的訊號頻率才能在背板上可靠地傳輸。而且工作頻率越高,串擾越嚴重。

採用低損耗的絕緣材料,如Nelco、Rogers等,來取代通常的FR4材料,可以降低PCB上銅走線引起的衰減。不過價格可能是一個令人關心的問題,但一塊完成的Rogers背板通常只比FR4背板貴15-20%,因為對於一塊實際背板(0.15英寸或更厚,層數為20層或更高)而言,製程成本常常使材料成本相形見絀。一般來說,在產生同樣幅度的衰減時,Rogers材料可以傳輸的距離是FR4材料的兩倍。Nelco通常是FR4材料與Rogers材料之間比較好的折衷,從性能和價格的角度而言都是如此。

在所有背板互連系統中,連接器都起著重要的作用。對連接器而言,首先是其插入(傳輸)衰減要降到最低。在老式背板中,連接器常常是背板上不同部份之間串擾的主要來源之一。因此,在10Gbps系統中,必須將連接器串擾降到最低,以免一根線上的訊號由於另一根線上訊號的原因而失真。同樣重要的是連接器的接腳密度,連接器越密,每一層上分佈的不同訊號就越多,因而可以有效地減少訊號層的數量,同時也可以相應降低電路板的總體厚度。

通常母板的連接器都是插入式安裝的,不過現在市場上出現了一些全新的連接器技術,如表面安裝和緊縮安裝,在實驗室環境下,它們都表現出了性能上的提高。對這些新技術的疑問通常集中在機械耐用性和實際量產系統中連接器的安裝方面,一些連接器和PCB廠商已經證明這些都不成問題。

晶片的封裝也會對串擾和訊號衰減產生影響,因此也需要進行認真設計。目前封裝設計在不斷進步,除了接腳接合球柵格陣列(BGA)封裝之外,覆晶晶片封裝正變得越來越流行。

高速背板的另一個重要問題是過孔。訊號必須經由過孔才能從背板的外表面進入其他電路層,在過孔處有一個從連接器接腳到內部訊號層的連接,訊號再在這一層中走線。傳統的電鍍穿孔(PTH)有一段沒有用於訊號傳輸。這一段沒使用和不需要的部份叫做‘穿孔分支’。這些分支可能在某些頻率上引起諧振(振盪),因而嚴重影響訊號的傳輸。現在已經出現了一些降低分支長度(高度)的新技術,而且在商業上也變得越來越可行。有一些是改進型的技術,如背部鑽孔(反向打孔),它經過從電路板底部進行二次鑽孔將分支中的銅鑽掉;而採用盲孔、隱藏鑽孔、(雷射鑽孔的)微過孔等‘創新’技術,過孔可以只延伸到所需的訊號層。不過,這些創新技術目前只侷限應用於特定背板中所能鑽到的一些不同深度。此外,所有這些減少分支的技術都提高了背板的生產成本,整體而言,可能會對成本產生實質性的影響。

過孔中有用的部份在不同的電路板層之間傳遞訊號,通常稱為‘過孔管’。但是,鄰近過孔管所傳輸的電信號可能會成為串擾的一個主要來源。隨著市場上已出現了更新穎的低串擾連接器,這一點正變得越來越明顯。在一種使用低串擾連接器的足夠厚的高品質背板上,最深的過孔管所產生的串擾可能佔到了總串擾的80%。因此,必須採取措施降低過孔管的高度。一個可能的解決辦法是避免在同一訊號層上的連接器區域佈設正好相鄰的訊號線。

聰明的訊號走線幾何和佈線可以幫助降低整個電路板的厚度,減少訊號層數和總體走線長度,此外,還能顯著降低串擾和PCB衰減,並可提高佈線密度。

任何技術改進就其優點而言都是有吸引力的,但只有當它現實可行和可用時才有價值。幾年前,10Gbps的串列數據速度還是一個神話,但如今已成為現實。今天,通訊業界已具備建構總頻寬達每秒高效傳輸數十兆兆位元數據系統的所有建構模組,這只有透過CMOS製程中的10Gbps非歸零串列技術和新的連接器及PCB技術才有可能實現,而所有這些技術都可以量產,在成本上也具有經濟性。半導體廠商正與連接器廠商和PCB廠商合作,以提供這些系統的解決方案。今天,世界上各個地方的通訊系統廠商正採用新的技術,設計高品質的系統,這將給它們帶來成本、功耗和體積上的節省,幫助它們降低噪音、增加設計裕度,最終將使它們在業界取得領先地位。

作者:Bodhi Das


Xilinx公司





投票數:   加入我的最愛
我來評論 - 如何現實在銅背板上傳輸10Gbps串列數據
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首