Global Sources
電子工程專輯
 
電子工程專輯 > 處理器/DSP
 
 
處理器/DSP  

因應高速背板訊號完整性挑戰的兩種最有效增強性技術

上網時間: 2004年06月26日     打印版  Bookmark and Share  字型大小:  

關鍵字:背板  訊號完整性  增強性技術  脈衝幅度調變  多級信號技術 

背板速率達到3至10Gbps範圍時將引起一系列嚴重的訊號完整性問題。本文分析了應對這些挑戰的兩種最有效增強性技術脈衝幅度調變(PAM)多級信號技術以及判定反饋均衡(DFE)自適應均衡技術,並針對是設計ASIC還是購買ASSP來實現給出了建議。

隨著對頻寬需求的繼續成長,IT經理們並沒有進行水漲船高式的投資,而是希望從現有設備中挖掘更高的性能及更長的產品生命周期。這使得系統設計師們沒有別的選擇,只能尋找創新性的途徑來逐步償還對現有背板技術上的每一點投資。

一種表面上看起來簡單的解決方案是:每當數據頻寬需求增加時透過減少單元間隔時間來延長銅背板的生命周期。但不幸的是,更高速率下所導致的損耗增加、反射、串擾及偏斜等,將給那些試圖提升其上一代系統性能的OEM廠商帶來極大挑戰。

要走出今天的背板困境,人們首先必須解決訊號完整性問題,當數據速率處於3至10Gbps範圍內時將它引起下列嚴重問題:趨膚效應、介電損耗、反射、串擾、符號間干擾(ISI)以及對內偏斜(intra-pair skew)。提高原有兩級I/O的速度或者利用普通銅線均衡器等都不能有效地解決這些問題,因為這些技術是用來克服低速背板上常見的訊息通道減損本性及程度。

今天的工程師們必須採用一些使其能在數據速率接近10Gbps時仍能達到可接受誤碼率(BER)的適當技術。其中最有效的技術是‘PAM’多級信號技術,以及‘DFE’自適應均衡技術。

OEM廠商所面臨的另一個問題是確定在其原有背板上部署這些增強性技術的最佳方法。製作一種定製ASIC最好還是利用現成的ASSP就行?答案取決於相關經濟規模以及系統的特性與規格。

訊息通道損害

背板是一個由眾多元件所組成的複雜環境,並且對5Gbps以上速率的信號提出了嚴峻挑戰。如圖1所示,訊號通道包含超過11種不同的零組件,每一種元件都擁有其自身的阻抗變化特性。此外,在訊號通道中還有多達10個過孔,且每一個過孔都具有一個貫通(through)和堵塞(stub)部份,因此將導致額外的潛在阻抗不連續性及相應的諧振極點。結果是,此環境中的訊息通道傳輸函數變化極大。

當奈奎斯特頻率低於2GHz時,雖然訊息通道存在一些差異,但過孔及阻抗不連續(反射)效應卻並不明顯。當超過2GHz時,各訊息通道根據信號層(以及過孔的貫通/堵塞比)、走線長度及介電材料的不同而有很大差異。在這種訊息通道特性變化很大的環境中達到高數據速率就對高速串列鏈接提出了極大的挑戰。

高頻背板中遇到的兩種更具破壞性的訊息通道損害是ISI及反射,每一種都有其各自的來源及效應,但自適應均衡技術的創新應用可同時克服這兩種不良效應。

ISI挑戰

訊息通道發散的一個顯著效應就是可在相鄰符號間引起ISI的單位元響應‘擴展’。當在頻域中考慮ISI時,背板訊息通道就像一個低通濾波器(見圖2)。

透過分析訊息通道的單位元響應,設計師們也能在時域中觀察ISI。圖3顯示在一條至接收器的有損耗訊息通道中傳輸的簡單101數據模式的破壞性結果。錯誤結果由來自藍波形的‘前指針’ISI加上來自綠波形的‘後指針’ISI得出,其總和產生一個明顯高於0/1電壓閘限的‘0’位電壓。

消除ISI最常用的方法是反向頻率均衡。在背板鏈環境中,所遇到的挑戰是以極高性能且面積及功率開銷極低情況下進行有效的均衡。發送均衡(通常稱為‘預加強’或‘去加強’)是一種消除由發散所引起的ISI的簡單而有效的方法。在發送均衡中,低頻分量相對於信號奈奎斯特頻率被衰減,這樣就能使整個系統響應變得平坦並消除ISI(見圖4)。

注意在圖4中,均衡的情況中輸出擺動沒有增加,系統保持一致的峰值功率約束以便進行公平的比較。儘管單位元高度更低,透過發送均衡來消除ISI仍可有效地提高訊息噪音比(SNR)。

反射分析

實際上所有高速背板性能增強都必須克服反射的切實增加。由阻抗失配所引起的反射出現的原因很多。因此要了解反射產生的原因,人們必須全面分析背板上的各個部份。

如圖1所述,安裝在封裝中的晶片與插入背板中的線卡焊接。訊號通道是從一個晶片至另一晶片的整個路徑。訊號必須穿越眾多走線才能從源頭抵達目的地。由趨膚效應及介電損耗所產生的線衰減將沿著很長的水準走線分佈。

但最棘手的問題還不是由長水準走線所引起,而是由連接系統各單元的短垂直走線所產生。這些垂直跡線(即過孔)連接封裝與線卡,以及從線卡連向連接器及背板。

過孔具有PCB及連接器指標所限定的嚴格尺寸與間隔要求,這些要求有時直接與良好的電氣性能要求產生衝突。連接器本身即常常出現內部阻抗不連續,或當與實際系統中的線卡及背板過孔結合時出現阻抗不連續。時域反射(TDR)分析可展示這些阻抗不連續(如圖5)。

DFE是解決方案

判定反饋均衡在處理損耗及發散ISI時相當有效,它也有助於減少與配置相關的反射。此項技術同時運用發送及接收均衡器來使範圍受限的DFE擁有足夠的範圍,參見圖6。

由於發散與背板的多種屬性的功能有關,因此發送均衡器的靈活性,無論是在抽頭數量還是在抽頭設置方面,都非常理想。同樣,由於接收均衡器主要用於減少反射,因此抽頭分配及加權的靈活性對於處理不同高性能背板配置中變化的反射非常關鍵。

任何均衡架構中的挑戰之一就是設置抽頭加權或均衡係數。在出現訊息通道至訊息通道變化的典型背板環境中,沒有一組簡單的係數設置可適應於所有訊息通道。利用自適應,人們可同時為每一種均衡係數確定最佳的方案。

兩種基本的自適應方法為‘設置並忘掉’以及‘連續’方法。在‘設置並忘掉’法中,自適應迴路在加電時執行以設立均衡係數設置,此後自適應迴路切斷,而鏈路則以固定係數執行。

在‘連續’方法中,係數在即時數據傳輸時連續並自動地進行調整。溫度及濕度變化是背板中兩種需要進行連續自適應的最常見效應,它們隨後會引起傳輸函數改變。已有跡象顯示,在攝氏60度或更高溫度上的濕度變化,會引起6GHz頻率上的訊息通道性能產生10dB的變化。傳輸函數的動態特性在以前常被忽略,今後需要進行更多的研究。由於訊息通道自身不斷變化,因此元件必須此採用某種連續及自適應均衡來進行補償。可程式或‘設置並忘掉’方法將能在整個變化範圍內達到並維持可接受的BER。

多級信號

當在背板上執行更高頻率時,另一種處理損耗增加的方法是簡單地用電壓(而不是用時間)來提高數據速率(即多級信號)。在傳統二進制信號中,每一符號時間內只發送及接收一個數據位。而利用像PAM這樣的多級信號方法,則在每一符號時間內可發送多個位元,因此符號在較低的奈奎斯特頻率上執行即可達到同樣的數據速率。被稱為4-PAM的技術即利用4個這樣的層次來對每個符號的兩位編碼,如圖7所示。

在2-PAM與4-PAM奈奎斯特基本頻率間的損耗差大於10dB的任何系統,或許將從4-PAM信號中獲益。這從相關視圖大小的簡單一階分析中即可清楚地看出這一點。兩個示例背板訊息通道的傳輸函數及其在6.4Gbps速率上的相應2-PAM及4-PAM視圖示於圖8中。

有趣的是,這兩個訊息通道處於同一背板上並具有相同的走線長度及過孔總長度,所不同的是背板信號層,因此貫通過孔與堵塞過孔長度之比也隨之不同。

在圖8左邊頂部(藍色S21),1.6GHz的4-PAM奈奎斯特頻率與3.2GHz的2-PAM奈奎斯特頻率之間的傳輸函數曲線並不陡峭。在此情形下,2-PAM視圖擁有出色的電壓餘量。

在圖8左邊底部(紅色S21),訊息通道特徵在1.6GHz及3.2GHz奈奎斯特頻率上的傳輸函數上顯示出將近30dB的差異,而且正如所預料的,在此情形下,4-PAM視圖顯示了出色的電壓餘量。

由於這兩個訊息通道在實體上幾乎完全一樣,但在電氣上卻如此不同,因此對於‘哪一個更好─是2-PAM還是4-PAM?’這一問題沒有確切的答案。結論是:應根據每個通道的特徵來決定正確的選擇。因此,工程師們必須進行仔細的最壞情況分析,這同他們採用靈活的均衡解決方案一樣重要。

部署工具

系統設計師在重新‘翻新’其背板以適應更高數據速率時有兩種選擇:購買現成的ASSP或設計一種新的ASIC。兩個主要因素──經濟及技術,決定了設計師擴展其背板性能的恰當部署工具。

如果目標系統以小批量供貨,則ASSP通常是一種最具成本效益的選擇。例如,在每年銷售量小於500台的500Gbps核心路由器情況下,每片ASSP在適度批量下將佔大約200美元的成本,每年總計需10萬美元。另一方面,一種複雜ASIC的NRE成本可能會超過200萬美元。

但有幾種情況(無論成本如何)不可能簡單地實現ASSP。如一種必須整合128個訊息通道的開關結構,人們不可能簡單地在一塊板上安裝128個單通道分離串列器/解串列器(serdes)或36個四通道分離serdes,因為訊號路由的PCB層數和複雜度將成為一個夢魘。在這種情況下,ASIC不失為一種明智的選擇。

作者:Leo Wong


E-mail:lwong@rambus.com


Rambus公司




投票數:   加入我的最愛
我來評論 - 因應高速背板訊號完整性挑戰的兩種最有...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首