Global Sources
電子工程專輯
 
電子工程專輯 > 測試與測量
 
 
測試與測量  

測量磁碟驅動器可撓性電路的互連阻抗測試

上網時間: 2004年08月01日     打印版  Bookmark and Share  字型大小:  

關鍵字:TDR  時域反射測量  hdd  硬碟驅動器  阻抗設計 

HDD中需精心設計鏈路是位於前置放大器和讀/寫磁頭組件之間的互連。該互連是確保HDD以多倍Gb/s的速率讀寫大量數據所要求的速度和控制的關鍵組件,但是,諸如交調失真、過衝和下衝等影響常會降低互連的性能,並大幅地耽誤設計進程,甚至影響產品性能或延遲上市時間。

面對這一挑戰,3M亞太公司的工程師們正將電子設計自動化(EDA)技術融入到整個設計周期當中,因而使HDD可撓性互連在滿足開發時間和成本目標的同時確保其性能的先進性,他們透過模擬獲得的結果已經用時域反射測量儀器(TDR)加以驗證。

設計所面臨的挑戰

在本文的設計中採用EDA工具的動因是縮短設計產品及上市所需的大量時間,並實現更為強韌的設計。強韌性是透過讓設計-佈局-分析-除錯一整套作業過程更頻繁地和更快地執行來實現的,與製造和測量原型樣機相較,成本得到了顯著的降低。

3M Microflex電路是一種置於底板上的薄而輕的訊號佈線,該底板具有精確設計電路特徵。它們用於IC封裝、HDD、醫學設備、印表機和其它的高密度應用。可撓性電路技術使得產品更小、更輕和執行更快,並能降低總的應用成本。

本文要測量的電路是一種可撓性懸浮結構(FOS),該結構用於一種HDD萬向架裝配頭(HGA)。設計指南包括三個方面:機械相容性、加工的獨立性和電性能。

1.HGA機械相容性:在萬向架組件區域,HGA的強度必須最小以確保磁頭與記錄媒體的高度相容,這就要求降低電路的導體高度,因此,會影響整個電路的阻抗。

2.加工的獨立性:3M公司目前的加工能力為25微米線寬和線間距。

3.電氣性能:整個可撓性電路要求從驅動器晶片輸出到巨磁阻讀/寫頭的阻抗受控。

FOS設計和分析

阻抗(R)、電感(L)、電容器(C)和電導(G)的擷取是利用Spicelink來完成的,它是Ansoft公司提供的一種電磁場解算器。FOS(圖1)裝配不同層的堆疊是在內建的2D建模工具建立的。堆疊的每一層被賦予不同的材料特性,包括線寬、底板、黏合劑、鋼結構支撐等。

Spicelink的變參量功能使工程師能夠對線間距和堆疊組合變化的影響進行研究,因而根據‘什麼-如果’假定來評估各種變化對電路性能的影響。圖2顯示了一系列模擬的視圖。圖2上左顯示了這種堆疊組合的橫截面,圖2下左顯示了採用2D擷取器運算出的RLCG矩陣,圖2上右和圖2下右顯示了由模擬器產生的電磁場圖。圖3中參變量研究的結果顯示了線寬和線間距對FOS可撓性電路阻抗的影響。

透過TDR擷取阻抗特徵

TDR適用於測量可撓性結構的阻抗特徵。虛擬TDR可透過執行一系列從EM模擬擷取模型的運算,然後利用SPICE電路模擬器進行時域模擬來實現。模擬結果與從TDR儀器所測得的實驗結果高度一致。

圖4闡明了TDR測量的原理。電路的阻抗特徵由反射波形繪制而成。TDR結果顯示:沿大部份訊號傳輸路徑的阻抗被控制在75-80歐(圖5)。這將確保因電路的阻抗失配造成的反射被抑制在足夠小的範圍內,因而確保電路正常工作的目標阻抗。如果反射無法減少,那麼衰減和失真將使最終達到前置放大器端的訊號成為無法利用的訊號。

交調分析

在FOS裝配中需予以特別關注的是電路中寫訊息通道和讀訊息通道間的交調。對於一個50ohm的電路,典型的讀周期電流是5mA的階乘,這就意味著,要想HGA的讀/寫頭不被損壞,要求讀訊息通道承受250mV的最大電壓。

要分析這一情形,需從3D EM模擬工具中擷取出SPICE模型,重點分析FOS裝配結構的關鍵區域(圖6)。圖6中顯示了HGA區域和電路的尾部。在電路模型被擷取後,就執行時域模擬以確定交調電平。

圖7顯示了電路模擬產生的輸出波形。如圖8所示,FOS結構的交調電壓電平落在最大的限制範圍內。這些交調圖有助於在保持足夠性能前提下,保持FOS的尺寸盡可能的小,封裝盡可能的密實,因而免受損傷磁頭。

本文小結

透過執行可撓性電路的參變量擷取可以判定其性能。這些分析包括版圖設計前傳輸線的特徵阻抗模擬和版圖設計後的交調、過衝和下衝分析。整個結構的阻抗特徵可以透過執行虛擬TDR獲得。此外,還測量了沿傳輸線和堆疊變化的阻抗。

典型的FOS原型的製造和測試周期包括在HGA上製造和裝配可撓性電路,這一過程需要5到6個星期才能完成。在設計過程中採用Ansoft公司的Spicelink技術,所耗時間將會有效地減少到4-5天。此外,在不需要增加與製造和測試相關的時間與成本的基礎上,透過迅速進行容差分析,採用EDA工具能夠得到更為強韌的設計。

在提供生產前,預測新設計性能可以確保識別並矯正不需要的電效應。在3M的可撓性設計過程中導入Ansoft公司的EDA工具,大幅減少了成本並縮短了上市時間。

參考文獻:


1. Howard W. Johnson, Martin Graham. "High Speed Digital Design: A Handbook of Black Magic." Prentice Hall PTR, 1993.


2. Robert Dodsworth, George Hare. "HGA Technology Driver-The Need for Speed." CleanRooms/DataStor Asia, 2001.


3. Eric Jensen, Mike Resso, Dima Smolyansky, Laurie Taira-Griffin. "Improved Method for Characterizing and Modeling Gigabit Flex-Circuit Based Interconnects." DesignCon, 2001.

作者:Chow Wai Kong


Ansoft 公司

Ho Voon Yee


3M亞太公司





投票數:   加入我的最愛
我來評論 - 測量磁碟驅動器可撓性電路的互連阻抗測...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首