Global Sources
電子工程專輯
 
電子工程專輯 > 製造/封裝
 
 
製造/封裝  

基於CMOS製程的數位步進衰減器設計

上網時間: 2005年06月23日     打印版  Bookmark and Share  字型大小:  

關鍵字:DSA  數位步進衰減器  PE4302  PE4304  SPDT 

圖1:典型的步進衰減器。

採用CMOS技術的數位步進衰減器能提供較高的抗ESD能力、高線性度、低插入損耗、串聯及並聯邏輯介面以及專有的超低噪音負電壓產生器。本文基於Peregrine半導體公司的單晶片數位步進衰減器(DSA,Digital Step Attenuator)產品系列,闡述了DSA通用設計方法、RF CMOS製程以及這些元件的性能。

DSA透過一個處理器介面控制RF訊號強度,被廣泛應用於多種RF產品,如寬動態範圍接收器、功率放大器的失真訊號消除環路,以及各種有線電視分配系

圖2:帶單刀串聯開關的π型衰減器。

統。

DSA通常具有‘線性增益’的特性,是ADC與外界之間的普通介面。與類比的解決方案相比,它們能提供更高的精確度、更好的溫度穩定性以及更小的失真,此外還具有尺寸小、功耗低、易於實現等特點,是一種富有成本效益的解決方案。

本文的討論雖然集中於Peregrine的PE4302(50Ω)與PE4304(70Ω)這兩種6位元DSA元件上,但實際上這種DSA通用設計方法適用於所有類似產品。

單晶片衰減器的設計

圖1是一個典型的步進衰減器,衰減器的每個管腳位於兩個單刀雙擲(SPDT)開關之間。機械式繼電器或開關能提供幾乎無損耗的接觸,經過仔細設計,這種結構能提供很低的插入損耗和優良的隔離度。

要使一個整合的解決方案提供與此相當的性能,需要一個具有相同特性、導通電阻小以及關斷電容在pF以下的固態開關。工作在線性區域的FET開關基本上可以滿足這個要求。FET的導通電阻RON雖然為有限值,但是可以在較大的元件中接近0Ω。但是大元件的成本高,如果有辦法將串聯開關的數量減少一半,例如將每個單元的SPDT換成單刀單擲開關(SPST),則在性能和成本上都可以得到改善。

圖3:π型、T型以及橋接T型電路。

圖2是π型衰減器經過改進的單刀串聯開關結構。在每個單元都由一個串聯SPST和兩個旁路SPST代替原來的兩個SPDT。實際上,這一技術將每個單元的插入損耗(IL)降低了一半,SPST結構也比SPDT更簡潔,同時性能更好,特別是在高頻的時候。

由於所有無源衰減器均為三端網路,這種串聯/旁路設計需要與其它拓樸結構一起工作,如T型和橋接T型(見圖3)。可能是由於所受培訓或者習慣上的原因,工程師似乎更傾向採用π型結構,但是在一個電阻值跨度很大的單晶片電路中,這可能並不是最好的選擇。

設計分離電阻時,電阻值不是一個重要問題。然而在積體電路中,具有特定電阻系數的矩形面積決定了電阻的阻值,這種表面電阻在CMOS製程中通常約為200Ω/square。積體電路設計面臨的難題是,不管電阻值是多倍於200Ω還是遠小於200Ω,電阻值都已經成為設計及製造過程中的一個棘手問題。

圖4:UTSi (RON/COFF)技術的發展圖。

設計阻值非常大或非常小的電阻都需要很大的面積以及很高的成本。大阻值的電阻是長而薄的方形設計,而小阻值的電阻則具有很寬的外形以避免公差問題。表1為最低有效位元(LSB)為0.5dB的50Ω 6位元二進制衰減器的電阻值,其中Rp和Rs分別代表每一個網路中的旁路電阻和串聯電阻。

在表1第一行,步進值為0.5dB,這時π型及T型網路所需的電阻比約為600:1(1738/2.9及868/1.4),而橋接T型網路所需的電阻比只有它的一半,約為300:1(844/3)。當步進值為1dB和2dB時,橋接T型網路仍然保持了較低的最大電阻值/最小電阻值的比率,它的電阻值範圍縮小了一半,其代價只是增加一個電阻。

當步進值等於或大於4dB時,T型網路的Rpp值較高而成為最佳選擇。這形成了一個普遍策略:當步進值較小時使用橋接T型網路,當步進值較大時使用π型網路。

圖5:典型的插入損耗與溫度之間的關係。

無論是哪種情況,要使DSA具有較高的準確度、優良的線性度、最小的製程誤差以及最佳的溫度記錄,就需要每一個電阻的阻值遠遠大於相應開關的導通電阻RON。對於較低的dB值,T型結構的Rp值較高,約為幾百歐姆,相比之下旁路開關的RON(通常只有幾歐姆)顯得很小。同樣,當dB值較大時,π型網路旁路電阻的阻值也較大,遠遠大於旁路開關的RON

最佳化方法

低RON和低關斷電容COFF對於串聯FET開關而言都是必不可少的。RON低意味著插入損耗小,但這也意味著需要使用COFF較大的大元件。但是高頻工作環境卻要求採用COFF很小的小元件,以便使串聯阻抗和隔離度都很大。這種矛盾可透過採用能提供適當隔離度的最大元件來解決。例如,當步進值為1dB時,串聯開關的隔離度為20dB就很好了。對於一個步進值為20dB的衰減單元而言,隔離度同樣為20dB的串聯開關,只有17dB為淨變化,其餘3dB則為誤差。對於這點,有的工程師可能會說:“好吧,那就用更高的衰減值來補償。”理論上這是可行的,但是在實踐中,隔離度並不很具重覆性,COFF只要有一點點變化,隔離度就會變化很大,因此必須確保對於每一個步進值都有合適的而非過大的隔離度。

圖6:PE4302的1dB壓縮點與頻率的關係。

電壓額定值是另一個可進行最佳化的地方。每一個串聯開關都必須有一個與其衰減值成比例的最高工作電壓,例如,衰減步進值小則入射電壓下降幅度也較小。旁路開關則完全不同,試想一下零dB結構中的衰減器,所有衰減器都被旁路,每一個旁路開關都必須能承受滿擺幅輸入電壓。

無論是串聯開關還是旁路開關,任何一個特定開關都是由一個、兩個、三個或更多串聯FET元件組成。因為多個串聯FET可以分擔入射電壓以達到所需的壓縮及截取點,所以預期的電壓值決定了FET元件的具體個數。隨著串聯元件數量的增加,電晶體的尺寸必須同步增加,以保持RON及COFF的組合值不變。

圖7:IIP3的對比(工作電壓為3V,插入損耗為0dB)。

在最終DSA產品中,電阻阻值要略高於表1的值。每一個衰減器單元都在其設計值上增加了十分之幾dB(每個衰減單元的插入損耗),以獲得正確的淨變化。最後,在旁路電阻旁邊適當放上一些低值電容,就可解決其固有的高頻性能問題。雖然這對回波損耗有輕微影響,但是可大大提高平整性和精確性。

製程概述

PE4302及PE4304均為符合商業用途的數位步進衰減器,它們採用已在藍寶石基板上實現超薄矽(UTSi)的專利技術製造而成。其幾何尺寸目前為0.5微米,水平尺寸為0.25微米。在未來,採用UTSi技術的RF CMOS產品將挑戰用GaAs及其它特殊材料製成的產品。表2列出了兩種UTSi幾何尺寸下的FT及FMAX值。

圖8:典型砷化鎵/CMOS混合DSA電荷泵
的寄生能量頻譜圖。

藍寶石基板有效消除了體積效應(基板電容),可提供出色的射頻性能,並天生具有抗鎖閉能力。採用這種絕緣基板製作出的大電阻和FET元件,幾乎沒有消耗功率及頻率的旁路電容。此外,藍寶石還為高精度、高衰減的DAS提供必要的隔離度。

RF CMOS還意味著可以在單晶片中整合多種混合訊號。這些可整合並可驗證的模組包括數位邏輯、EEPROM及SRAM記憶體、介面、線性、數據轉換、高IIP3混頻器、低噪音PLL、VCO、放大器、電源管理以及高Q值被動射頻。新DSA產品的具體性能包括較高的抗ESD能力、接近DC的高線性度、低插入損耗、串聯及並聯邏輯介面,以及專有的超低噪音負電壓產生器,所有這些功能都整合在一個晶片上。

圖9:PE4302 NVG的寄生能量頻譜圖。

更重要的是,高性能步進衰減器需要先進的射頻開關,RON與COFF)的乘積是射頻開關一個度量指標。圖4所描述的設計及製程的快速發展使Peregrine公司的UTSi技術具有很強的競爭力。

PE4302的性能測量

在-40℃到+85℃的溫度範圍內測出的PE4302典型插入損耗值如圖5所示。這?假設將DSA類比為一個串聯電阻,並為DSA開關提供一個合理的近似值。

使用下列等式:






插入損耗為1.5dB的DSA等效總串聯電阻REQ約等於18Ω,它代表6個開關的電阻總和,平均每個開關的電阻約為3Ω,這個數位與CAD模型的結果一致。與目前其它商用DSA產品相比,這種插入損耗為1.5dB的產品性能在同行處於領先地位。

圖6顯示了主要步進值下的1dB壓縮點(P1dB)與頻率的關係。這些數值代表實際的瞬時性能,一般總是高於+33dBm。

考慮連續工作時發熱及可靠性方面的因素,產品數據表中的最大功率限制會被定的稍微低些。這種做法對於峰值與平均值相差很大的無線電波形而言是很重要的,同時也是表徵高線性度的一個更好的指標。

IIP3幾乎在每一種無線電及有線電視(CATV)應用中都是至關重要的。圖7是不同元件(工作電壓都為+3V)的IIP3值,可以看出某些產品的IIP3在低頻時有所下降。在1GHz以上,大多數DSA確實都能達到市場需要的規格,但是許多DSA應用在10至300MHz頻率的環境中,例如有線電視需要DSA從5MHz開始就具有高線性度。儘管這?提供的只是元件的採樣數據,但是對於一般的砷化鎵元件而言還是具有代表性的(請注意低階性能)。

圖10:擴大低頻範圍中的NVG寄生能量頻譜圖。

回波損耗是另外一個重要參數。許多步進衰減器在無法容忍阻抗失配的混頻器和濾波器的旁邊工作,失配導致的反射波也會傳輸到相鄰元件,並產生紋波、增益變化及其它問題。

負電壓產生器(NVG)的設計

面向這種應用的元件(PE4302)包括一個可選擇的晶片上逆變器,它可產生一個-3V的內部參考電壓。與典型的飛馳(flying)電容電荷泵不同,Peregrine的產品使用改進的開關波形和電阻/電容低通濾波以降低噪音。結合這兩種方法可設計一種被稱為負電壓產生器的電路。圖8是帶有常規電荷泵的GaAs DSA的寄生能量頻譜圖,在一個很寬的頻寬上,突波高達-70dBm。

Peregrine產品在同樣條件下的頻譜如圖9所示。試驗裝置包括一台頻譜分析儀,RBW=VBW=10KHz,REFLVL=-70dBm,在它的前面是一台惠普50MHz低噪音放大器(圖形作了增益調整)。除了DC附近一個幾乎看不見的元件外,該圖形反映了測量到固有噪音電平。

表1:電阻值與插入損耗、拓樸結構的關係。

圖10顯示的是採用更窄濾波器頻寬的近距離低頻頻譜圖。該圖減去了元件關閉電源時的標稱固有噪音電平(約為-135dBm)以便更好地顯示NVG的寄生訊號成份。在NVG啟動並工作的情況下,整個元件的能量消耗僅為幾十微安培(工作電壓為3V)。只要在Vss/GND管腳加上-3V的電壓,就可以完全關閉NVG。

新增的功能

在CMOS晶片設計的早期階段,可看到兩個沒有使用的管腳:PUP1和PUP2,用它們將衰減器上電後的狀態設置為四個值中的一個:0、8、16或31dB。這種預先設置為發射機的排列帶來實際好處。設定通電狀態為最大衰減值可以控制輸出,同時控制器以及各種環路還可以保持它們的正常工作狀態。潛在的寄生訊號在到達天線及A-I-R之前就被攔截。

由於實現這個功能的額外邏輯電路實際上是免費使用的,所以單晶片CMOS具有很大的優勢。

本文小結

本文討論的先進DSA設計方法能將寬頻線性度及精確度提高到一個新的水準。與許多RF元件不同,這種電路設計還能擴展到在電路中包括多種介面和特性,想必這一定會引起數位和系統設計者的興趣。

作者:Ray Baker


Email: rbaker@psemi.com


Peregrine半導體公司




投票數:   加入我的最愛
我來評論 - 基於CMOS製程的數位步進衰減器設計
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首