Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

LSI Logic推Core in I/O方法以提高設計靈活性

上網時間: 2005年07月07日     打印版  Bookmark and Share  字型大小:  

關鍵字:LSI Logic  LSI  Logic  設計最佳化  奈米SoC 

LSI Logic日前針對ASIC與SoC協同設計技術方面,推出「Core in I/O」設計方法。據稱該方法透過允許核邏輯佈局在I/O區域,提供了平台ASIC和單元ASIC/SoC設計中靈活的、最佳化的I/O佈置。

隨著該公司的Pad on I/O和flxI/O新技術(前者考慮將焊盤佈局於Wirebond封裝主動電路上部,後者考慮將區域陣列訊號佈局於Flip_Chip封裝設計中),Core in I/O方法透過解鎖I/O Ring來實現I/O分配的智慧化管理,擴充了由這些已往的技術帶來的密度上的優勢, 因而最佳化了晶片的面積。

設計工程師有最多的晶片區域來放置閘、記憶體及LSI Logic的CoreWare IP,因而可產出目前密度最大的ASIC/SoC設計解決方案。此項技術向I/O傳統智慧或核心限制設計約束發出挑戰。LSI Logic資深封裝和I/O技術總監Stan Mihelcic說,「我們已經創造了另一項創新科技,使SoC設計師可以完全利用Gflx及G90平台ASIC、單元ASIC的整合能力。」

Core in I/O設計方法是採用LSI Logic的FlexStream和RapidWorx設計系統的專有協同設計技術。此方法包括實體、電、I/O內聯約束、封裝連接狀態等一系列要素的分析,支援佈局規劃可撓性,因此設計工程師可以減少佈線和佈局擁塞。核心與I/O線路之間的內聯減少也可以得以實現,因而提高整體電性能。改進的層佈局規劃可撓性和設計方法使其成為更好的設計經驗和更最佳化、高效的設計解決方案。

Core in I/O包含一個獨立於I/O縱橫比的設計方法,支援多I/O架構和庫的靈活使用。由於不受晶片尺寸影響,因此IC和CoreWare IP設計工程師擁有了更多的選擇。通常在消費性電子、儲存和辦公自動化等應用中需要高性能價格比的ASIC/SOC解決方案,Core in I/O技術已經為此類低成本Wirebond封裝解決方案進行了最佳化。

與傳統晶片設計解決方案相較,Core in I/O技術配合LSI Logic的Pad on I/O技術,可以顯著降低晶片面積。目前LSI Logic已經可以提供Core in I/O技術,用於Gflx、G90單元ASIC和平台ASIC設計。





投票數:   加入我的最愛
我來評論 - LSI Logic推Core in I/O方法以提高設計...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首