Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

Tensilica在90奈米設計擴大對新思與益華的支援

上網時間: 2005年09月01日     打印版  Bookmark and Share  字型大小:  

關鍵字:Tensilica  90奈米  新思  益華  Cadence 

Tensilica最近強化了其客製化處理器自動研發方案,以因應在採用90奈米製程技術開發一般整合型電路時的挑戰。這些改良方案可支援益華(Cadence)與新思(Synopsys)工具的最新功能,包括自動產生實體設計流程批次檔、大幅降低耗電量、自動輸入使用者定義的功耗結構,以及支援串音分析。

Tensilica表示,90奈米的首要挑戰是動態耗電劇增,因此該公司在Xtensa HiFi 2音訊引擎" target=_blank>Xtensa LX核心自動插入微調時脈閘元件,並透過Synopsys Power Compiler低耗電功能置入由研發業者定義的延伸元件。第二項挑戰是系統內IR下降幅度持續加大,而自動產生的Xtensa配置批次檔能將設計師規劃的電源結構自動輸入至配置工具。

90奈米元件的第三項挑戰是互連產生的寄性效應。在所有次微米技術中,互連向來都是訊號延遲的主因,現在更受到各種配線的寄性效應所影響。因此,互連模型的精準性是相當重要的輸入資料。自動產生的Xtensa配置批次檔可從工具技術檔案自動輸入電子參數資料,讓模型的寄生效應調整至更理想狀態。

該公司指出,對於90奈米設計而言,避免串音以及時脈歪斜/植入,是相當重要的設計要求。Tensilica新增的批次檔自動產生功能支援Cadence的CeltIC,能進行串音分析。Tensilica的新批次檔能支援Synopsys Astro裡的「偏移模式」以及Cadence SOC Encounter擺置與繞線工具,提供最高的時脈速度。

由於Tensilica能針對Xtensa處理器自動產生合成與建置的批次檔,因此系統會針對每種Xtensa V與Xtensa LX處理器組態自動產生這些批次檔,這些批次完全掌握Xtensa的階層,批次檔完全支援設計師針對基礎處理器所定義的TIE(Tensilica Instruction Extension)語言延伸集。

自動產生的批次甚至支援需要一個以上時脈才能執行完畢的客製化指令。系統會根據邏輯相依性自動調整群組,重新配置邏輯結構,以優化時序。Tensilica同時採用從下向上的模式配合多重階段,所產生的批次檔讓使用者不必進行任何修改,SoC研發者可自由修改與擴充這些批次檔,以配合其實體設計規則或目標。





投票數:   加入我的最愛
我來評論 - Tensilica在90奈米設計擴大對新思與益...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首