RF IC設計工具仍有一些障礙需要克服

目前，RF設計工具正受益於兩大發展趨勢：一是無線功能在各種電子設備上的普及，二是能夠模擬更大型電路性能的更強大運算平台的出現。但是，對RF工具的供應商來說，他們必須先克服一些困難，才能真正受惠於此一市場的發展趨勢。

儘管RF工具供應商最近在美國加州阿納海姆市舉行的第42屆設計自動化會議和在紐約長灘舉行的IEEE MTT-S 2005國際微波會議上推出了不少新產品，但他們仍有一些有待克服的障礙。最大的問題是確保CMOS製造用元件模型的精密度。許多工作於2GHz或3GHz的此類模型目前還沒有得到完整的特徵化作業。

儘管多種調變方案帶來了一定的複雜性，但RF工具已經非常精於如何在架構級模擬系統行為。透過對這些模組的參數化性能進行某些假設，RF工具可以非常清晰地顯示由功放產生的諧波或混頻器振盪器組合的中心頻率。但在設計師必需利用矽晶片進行驗證之處，RF工具則會鏈接到其它平台和工具，它們內建了晶圓代工廠的模型庫，並專門用於IC設計和佈局設計。

安捷倫科技的EEsof產品部、Ansoft和Applied Wave Research(AWR)公司已經發展出了兩種類型的RF設計平台。一種平台專門用於設計對尺寸敏感的微波與毫米波IC和RF模組，而另一種平台則包含經常會與Cadence設計系統公司的平台工具鏈接的RF IC設計工具。

根據Gartner Dataquest的評估，安捷倫EEsof是全球第五大EDA工具供應商。該公司在RF設計領域居於首位，佔有71%的市場佔有率。其工具套件包括用於RF IC設計的RF設計環境，以及微波設計師調整RF電晶體和佈局感應模組的先進設計系統(ADS)。最近，安捷倫EEsof還與加州大學聯合，為該產品線新增了針對砷化鎵和磷化銦材料的異質結雙載子電晶體模型。

但模型庫仍是一個主要的挑戰。工具供應商必須製作和維護支援RF標準(甚至是新標準)的模型庫，這些庫還應包括測試與驗證套件，它們用於確認一個系統是否符合標準。

最棘手的難題是對採用特定製程的實際元件建模。“這使得設計師必須依賴於從晶圓代工廠和砷化鎵(GaAs)製程供應商那?獲得的製程設計套件(PDK)。”安捷倫公司產品行銷經理Joe Civello指出。

目前市面上有大量的工具可以幫助設計師製作這些模型。安捷倫的先進模型生成器(Advanced Model Composer)內建Verilog-A編譯器，可以與ADS和RF設計環境一起使用。設計師可以使用自行開發的模型，精確調整電路直至符合標準要求，Civello表示。

時域還是頻域？

根據Dataquest的調查，Ansoft公司擁有RF EDA工具市場11%的比例。該公司在電磁模擬領域表現出眾，電磁模擬可以實現天線或印刷電路板上走線的RF輻射模式的可視化。

圖1: RF EDA工具市 場佔有率排名

與安捷倫一樣，Ansoft公司也在向RF IC設計轉型，以及與Cadence設計平台的整合。Cadence公司用於時域分析的SpectreRF工具特別適合於瞬時幅度分析，Ansoft業務開發總監Larry Williams表示。但是諧波失真、相位噪音或第三階截距點等射頻現象都需要在頻域中進行運算，因此設計師需要一個既能進行時域分析又能進行頻域分析的模擬器。在最近舉行的設計自動化會議上，Ansoft展示了最新版本的Nexxim工具，它能夠與Cadence平台實現全面整合。Williams介紹道。

涉足該領域的還有AWR公司。將RF收發器模組與其它CMOS製程元件整合的壓力，正促使AWR公司的RF工具開發向全功能的IC設計方向發展，AWR公司行銷總監Tom Quan表示。

就像安捷倫的工具那樣，AWR所提供的工具產品分成Microwave office suite和Analog Office，前者主要針對傳統微波電晶體，後者主要針對RF IC設計。後者也可鏈接到Cadence的Virtuoso IC設計平台。

Microwave Office和Analog Office都依賴於模型的可用性。對於RF IC來說，設計師可以依賴於經代工廠完整表徵的PDK。但更多的RF IC設計將使用0.18um和0.13um CMOS製程，而這些製程通常還沒有針對RF工作進行完整的表徵，Quan指出。

AWR工具可以為目前的許多元件建模，並能提供相應的測試架構。因此設計師可以利用Analog Office完整地模擬最壞情況，Quan說。

其它途徑

雖然定製矽晶片一直以來都是Eagleware-Elanix公司的目標，但其軟體工具也提供FPGA和DSP編程建置指南。

該公司最新版的Genesys工具透過擴展合成模型庫而進一步增強了系統模組的開發能力。以混頻器合成模組為例，它允許用戶利用各種拓樸結構作為起點來顯現各種混頻器的配置行為。功放合成模組同樣也能促進線性低噪音RF放大器的設計。

xPedion設計系統公司行銷總監Pete Johnson也將RF IC整合看作是許多業務的驅動力。Johnson表示，xPedion並沒有在傳統的微波市場上與安捷倫EEsof展開競爭，但是如果從事RF CMOS和矽鍺工作時，設計師需要關注伴隨低壓作業一同發生的漏電流和噪音。他們通常進行超標設計以確保晶片的一次通過，以此彌補一個收發器所需的6到1萬個較低性能的電晶體開銷。

為RF CMOS元件建立的模型品質並非那麼完美，Johnson表示。據他推測，部份是代工廠的問題。但這也意味著一個RF晶片在最終設計者能夠使用之前需要5到6次設計反覆。有時雖然元件似乎能夠正常工作，但可能仍存在良率低的問題，當採用較新技術時這一風險往往更大。

為了推向RF設計方法的‘最佳實踐’，應該借助Cadence的Spectre RF這樣的模擬器提供的時域分析功能來彌補諧波平衡模擬的不足，Johnson表示。“那麼，你就可以驗證整個射頻的作業。”他說。

執行全晶片的蒙特卡洛模擬也是比較好的一種方法。“如果能在良率上提高幾個百分點，那麼在大量產時意味著數百萬美元的利潤提升。”Johnson指出。從時域模擬器擷取的觀察可以幫助工程師觀察電路中的寄生參數。“但在RF領域，”Johnson強調，“無線訊號非常敏感，你不可能僅靠快速Spice就實現晶片的投片。”

作者: 光斯帝