Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

ST與新思展示採90奈米技術SATA IP核心的互通性

上網時間: 2005年10月07日     打印版  Bookmark and Share  字型大小:  

關鍵字:90nm  serial ata  sata  intellectual property  ip core 

意法半導體(ST)與新思科技(Synopsys)正進行SATA的互操作性測試,該測試採用ST的90奈米多介面PHY (MIPHY)實體層介面巨集單元,以及新思的DesignWare SATA主控制智慧型IP核心。兩家公司聲稱,互操作性測試將降低整合風險,加速設計人員在系統單晶片中整合SATA功能,從而加快上市時程。

ST與新思共同研發的SATA解決方案與當前的SATA整合規格2.5修訂版完全相容,並支援最新特性,如原生指令佇列(NCQ)與3Gbps的操作速度。MIPHY測試晶片已經可以執行在6Gbps速度,雙方也已經為向新一代SATA與SAS標準的演進做好準備。

DesignWare核心SATA主控制器是一種經過驗證的矽IP核心,專為SoC整合所設計。針對主介面與可配置PHY/link介面,這個IP使用通用的AHB標準,可支援業界大多數的PHY。新思提供大量參數,能讓IP依不同需求整合在系統中。透過調整這些參數,設計人員能最佳化閘數並減少整合時間。

ST是於今前初發佈以90奈米製程生產MIPHY巨集單元,MIPHY是專為用於硬碟驅動器的系統單晶片(SoC)整合其他功能所設計,其支援多種標準的能力,可讓硬碟製造商僅需建立並儲存單一一種IC,就能控制操作在不同協議上的驅動器,從而降低成本。MIPHY支援Serial Attached SCSI (SAS)、光纖通道、PCI Express與SATA等串列介面標準。MIPHY將進一步強化ST採用先進90奈米製程、經過驗證的矽IP系列產品,目前這些產品均在法國的Crolles2廠生產。

MIPHY的功耗非常低,操作於3Gbps速度時少於150mW,而當操作於6Gbps速率時,功耗也僅有170mW。其隨機抖動測量少於2ps,而總抖動(隨機+定量)則少於50ps。抖動是一種在時序上不需變化的量測;而當速度增加,抖動的邊限(margin)就愈小,而好的抖動效能是維持高傳輸效能的關鍵。

SATA是為了克服電子約速的速度限制,並改善平行ATA匯流排所設計。ST的實體層巨集單元可執行高速資料的序列化(serialization)與反序列化(de-serialization)功能,並提供20位元與10位元寬的平行介面,以連結到鏈接層。它能執行任一主控端或設備端的作業,而且能在無需附加外部元件情況下直接驅動外部訊號。





投票數:   加入我的最愛
我來評論 - ST與新思展示採90奈米技術SATA IP核心...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首