EDA/IP
Cadence合成技術協助凌陽縮短IC設計時程
關鍵字:Cadence 益華電腦 凌陽 Sunplus Encounter RTL Compiler
益華電腦(Cadence)宣布凌陽科技(Sunplus)採用該公司Encounter RTL Compiler全面性合成功能技術,成功於一個月內完成小尺寸消費性電子產品晶片設計。Encounter RTL Compiler是Encounter數位IC設計平台的一部份,號稱可將百萬閘級的晶片縮小並加速設計流程。
Cadence表示,Encounter RTL Compiler經證實具有提高晶片效能、縮小晶片尺寸、降低耗電量及加快佈局規劃與繞線的功能,該公司將此指標定義為矽晶圓品質(QoS),協助客戶生產更小、更快、運作溫度更低的晶片。目前全球已有百餘家企業採用該技術,進行消費性電子、通訊、電腦、網路、圖形及SoC等IC產品的設計。
社區今日頭條 |
---|
我來評論 - Cadence合成技術協助凌陽縮短IC設計時...
遊客(您目前以遊客身份發表,請 登陸 | 註冊)
科技前瞻
EE人生人氣排行