Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

1GHz超級CPU核心遭遇建置與製造挑戰

上網時間: 2005年12月22日     打印版  Bookmark and Share  字型大小:  

關鍵字:CPU  supercore  超級核心  Cortex A8  headroom 

當ARM公司按預定計劃發佈Cortex A8 CPU核心時並未引起太大的震撼。但該產品的推出確實引發了兩個重要的問題:誰真的需要1GHz通用CPU核心?如果有人需要,誰有能力實現它?

儘管兩個問題都不能立即得到答案,但產業分析師則認為超高速CPU核心將會找到正等待它的應用。確實,至少有另外兩家晶片製造商PMC-Sierra和Intrinsity已經建置了執行頻率在1GHz範圍左右的分離MIPS微處理器,並且至少已經有一家系統單晶片(SoC)製造商Raza微電子公司(RMI)為高性能網路自行開發了一款頻率高達1.5GHz的90奈米嵌入式MIPS核心。

事實上,連ARM公司對製造問題也相當謹慎。“我認為,我們的矽晶片合作夥伴中至少有5家可以實現600MHz核心。”Cortex產品行銷經理Kerry McGuire說,“我們將會看到Cortex系列涵蓋更寬廣的功率和性能範圍。”

“相較於以往,這樣的核心要求設計小組更加貼近製程技術,”TI公司無線系統集團主管Avner Goren說。

圖1:ARM Cortex A8 核心設計不僅複雜而且頻率比ARM-11更高

對於Cortex A8的性能,ARM公司處理器行銷副總裁John Cornish說:“這是目前適合行動和消費電子應用中速度最快的處理器核心。它可在能耗低於300毫瓦的情況下實現至少600MHz的執行速度。”

ARM的合作夥伴在時脈頻率方面顯得更加樂觀和自信。由於三星在130奈米ARM-11核心上已經達到800MHz的速度,該公司SoC研發副總裁Sung-bae Park表示,他們有信心在2007年量產採用更先進製程的1GHz Cortex A8核心。

在ARM預期的行動和消費性應用中真的需要這樣的高性能的通用CPU核心嗎?要回答這個問題,首先必須了解這些領域的現行架構。如今,行動和消費應用中的系統單晶片主要以兩種方式使用通用CPU核心:其一是用於控制功能,其二是用於實現可能大幅度變化,但對性能要求不嚴格的訊號處理功能。任何穩定性不很確定但要求強大處理能力的內部迴路可以被映射到可程式DSP核心(這種方式執行速度更快且通常更高效)或硬體加速器(這種方式可以得到能效和速度的最優組合)。

“對於易於透過單一演算法來實現的功能,我們希望有某種專用硬體與Cortex A8並用,” Cornish說。

“但在市場上存在許多可與該核心並用或耦合的加速器。”McGuire說,“除了其它方面的差別之外,具體的建置方式主要取決於SoC設計者的技巧。”

一些架構工程師認為,更大CPU功率的可行性問題不會降低此類CPU+加速器組合的吸引力。“我們相信使用多個專用核心的架構可以提供低功耗方案,而且這樣的方案不久就會出現,”TI公司的Goren說,“專用硬體總是可以提供更高的能效。”

但Goren還提到了即使在行動系統中也同樣重要的第二種考慮:因為專用任務處理器性能高,且在其上執行的任務不會互相競爭,所以相較於把所有任務都放到非常高速的CPU核心中,專用任務處理器可以為系統提供更好的QoS和更快的回應。

不過,Goren細心地指出,他所說的‘專用’不等於‘硬連線’。考慮到彈性和易重覆使用性,他相信即使最專用的加速器也可能或多或少地從可程式性中獲益。

那麼,既然各種硬任務可以被卸載,我們還需要如此高性能的CPU核心嗎?Goren的回答是肯定的。

首先,他注意到,在低階系統中,即使付出縮短電池壽命的代價也應該使用高速CPU核心,因為讓CPU負責更高比例的任務負載能換取更小的晶片面積。這可以使產品線基於單一SoC設計(或許需要多次投片),並具有更大範圍的性價比。

此外,Goren指出,CPU和加速器具有大量的處理餘量可以為突發事件提供安全保障。

他說:“突發事件可能有兩種情況:其一是由於產品定義的變化帶來未預料到的新任務,其二是已知任務未能預見到的工作負載爆發。

“如果有更多的處理餘量,就能有更大的能力來動態地管理負載。1GHz CPU可以提供足夠的預留能力,以便使目前的新產品在整個生命週期內具有所需的彈性。”他說。

ARM公司的Cornish提出了一個同樣令人關注的觀點。當任務不明確且可能頻繁改變演算法時(編解碼器研發的早期似乎都是如此,包括標準的編解碼器在內),我們最開始總是採用軟體來建置,但當它們變得穩定而可以大幅降低投片風險時才把它們轉移到硬體中。但如果CPU速度更快,便能繼續以軟體來實現更多的應用系統而只把少數內部迴路交給加速器。如果採用這種方式並在加速器中靈巧地使用編程能力或配置能力,我們就可以很快把一個應用系統轉換成SoC的建置。這樣做可能需付出更高的功耗代價,但可以縮短上市時間。

然而,如果有人希望在SoC中使用1GHz CPU,是否有廠商具備製造的能力?對於這個問題,業界的看法差別更大。“既要提高性能而又不損害動態或漏電功耗,所面臨的設計挑戰是非常嚴峻的,”TI公司的Goren說,“我相信,隨著時間的推移,將會出現解決這些難題的工具庫,但現在設計小組將不得不熟悉這些製程的能力和所存在的問題,而以某種方式與晶圓廠保持密切聯繫的團隊將具有優勢。”

如Goren所指出的,該問題的一個方面是電源管理。Cortex A8是在假設使用ARM動態電壓島技術所建構的。該技術已經得到在設計中必不可少的Artisan庫的支援,但依然比主流EDA工具落後一代。

“如何實現該核心由合作夥伴自行抉擇,”ARM公司的McGuire說,“我們的任務是提供一種可以定義自然邊界的架構,該架構反過來以一種有益的方式定義電壓島。”

該問題的另一方面是如何達到這種高時脈頻率所必需的延遲預算。“600MHz要求一種將傳統的RTL與預結構化的網表,以及一些硬模組混合的設計方法,”McGuire說,“該設計主要依然是基於單元的,但在時序要求更嚴苛的部份可以採用一些結構化的網表。”

“你也可以採用一些定製模組,”Cornish說,“例如,採用一些基於陣列的結構,它們可以實現類似於轉換後備緩衝器(TLB)的東西。如果你確實要求高性能,你可以在主快取記憶體中使用一組實體層IP來建置基本的RAM模組。”

對於這樣的設計,在可製造性設計方面也是一個嚴重的問題。對於1GHz,我們將必須盡可能減少影響時序的製程變異以免對良率造成實質性影響。TI公司的Goren指出,這將要求設計小組具有不同尋常的技巧,而且設計工程師和製程工程師之間必須達成非常充分的溝通。

在數年內,工具和庫有希望趕上設計需要。“我們正按部就班地定義設計流程和一組可提供使用的產品,將使廣大用戶能夠使用該核心的性能,”Cornish說。

對於先驅者而言,這將不是一件容易的事。但如果這樣的CPU性能意味著系統能率先上市或系統性能將顯著提升,那麼,就值得下注一博。

作者:張國勇




投票數:   加入我的最愛
我來評論 - 1GHz超級CPU核心遭遇建置與製造挑戰
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首