Global Sources
電子工程專輯
 
電子工程專輯 > 處理器/DSP
 
 
處理器/DSP  

DSP正朝省電方向發展

上網時間: 2006年01月12日     打印版  Bookmark and Share  字型大小:  

關鍵字:數位訊號處理器  DSP  動態功耗  靜態功耗  演算法 

隨著對行動設備需求的成長以及對多媒體數位訊號處理作業依賴性的增加,一個跨整體產業的演算法即將來臨。DSP架構傳統上是以高能耗來追求更高的資訊處理速度,但現在正逐漸受到功耗的限制。

用於音訊和視訊的解壓縮演算法是DSP運算密集型的演算法,針對照相機功能的壓縮和使影像改善的演算法也是如此。同時,高解析度視訊用視訊轉換盒所需的運算功率帶來供電和散熱問題,使得這個傳統嵌在牆上的電源插座應用也變得對功率敏感起來了。

從理論上看,這個問題頗簡單。數位電路的功耗來自兩個基本方面:一個是來自邏輯轉換的動態功耗,另一個是CMOS電晶體中各種泄漏機制產生的靜態功耗。如果你停留在一種保守的製程上,那麼就幾乎可以忽略後者而只關注動態功耗。

動態功耗依次消耗在可確認的區域上。一般而言,功耗最大的作業是那些快速訊號跨越晶片邊界的作業。在數位系統中,記憶體存取和I/O活動常常佔核心功耗的一大半。在邏輯晶片內部,功率主要耗散在時脈樹、邏輯轉換和功率閘格IR壓降上(大致呈遞減順序)。

但是如果從理論轉向實際系統,功率實際上如何消耗以及如何對它進行控制,則主要取決於演算法、軟體建置和基本架構決策。

晶片設計團隊在控制功耗時要解決的關鍵問題之一就是訊號處理架構。眾所周知,一個固定功能硬體的效率往往比一個可程式硬體來得高。“如果設計得當,專用硬體應該比任何可程式方法更為高效,”飛利浦TriMedia公司首席處理器設計師Jan-Willem van de Waerdt聲稱。當然,問題難就難在你無法總能等到演算法完全確定並用硬體建置後才去設計一個晶片。

這就留下了其它多種選擇。常識告訴我們最糟糕的一種選擇就是傳統的純量或超純量DSP。這些架構大約是一個時脈週期執行一條指令,因此它們的性能取決於高時脈頻率。這意味著高工作電壓下的高頻率。此外,超純量架構擁有大量用於工作狀態下分配處理器資源的快速控制邏輯,它們也佔用了一部份功耗。

圖:一個浮點單元(FPU)中精細的時脈閘控。只有對實際使用中的管線階段才供給時脈訊號。

但是根據ADI公司Blackfin DSP設計者的說法,此觀點導致了一個錯誤的結論。他們爭辯說,要研發出一款對於視訊解碼器來說夠快、功耗也較低的DSP架構是可能的,但應用開發者和架構設計者必需要從一開始就相互合作。

“以往的許多微架構在控制功耗的同時不犧牲性能,”ADI混合訊號設計經理Jim Wilson說,“Blackfin DSP計畫的頭一年幾乎都花在討論演算法上,目的是搞清楚時間到底花在什麼地方了。這些資訊使得我們設計出的新指令既可以加速這些演算法的執行,又能充分降低執行這些演算法所需的功耗。”

這個概念的另一個基本示例來自於使一般RISC CPU適應DSP演算法的設計者。同樣地,在這?製作特殊指令是關鍵所在。

“平行運算在節能方面具有一種主導作用,”Tensilica技術推廣部Steve Leibson認為,“如果你的數據有很強的平行性,那麼答案可能如同單指令多數據(SIMD)指令一樣簡單。這個概念很容易理解:如果你可以在一個時脈週期內同時完成多個作業,那麼就可以減少時脈頻率。這使得各種好事紛至沓來,如更低的工作電壓、設計佈局中更小的電晶體及更少的緩衝記憶體器。”

但是如何才能達到這種平行性?該答案也可能是一個取決具體應用的選擇。如果數據中有豐富的平行性,SIMD指令或高度平行的處理單元陣列就能夠對時脈頻率和電壓產生一個戲劇性的影響。如果這種平行性主要表現在指令級,那麼仔細選擇指令和一個始於類似超長指令集(VLIW)的架構將是正確的做法。

即使一個VLIW架構也不一定是高耗能的,首先,它可能有效降低所需的時脈頻率,其次,採取周密的措施以避免架構內部不必要的功耗。

這些技術可以從TI公司的VLIW DSP產品中得到說明。“它橫跨整個範圍,”TI著名的技術專家Nat Seshan解釋說,“我們混合採用了一組具有不同閾值電壓的電晶體來限制漏電流,並積極地佈署多個時脈和電壓域。而且我們在架構級與RT級上實現時脈閘控。非常重要的一點就是切斷VLIW處理器中目前不工作部份的時脈訊號。”

還有一種VLIM機器的概念,因為它們具有寬廣的指令字,在取指令時會消耗過量的電能。但是由TI和飛利浦TriMedia公司設計核心採用了指令壓縮技術,以至於無效作業不佔據程式碼空間。

所有這種閘控需要周密的控制電路。例如,在TriMedia的核心中,指令譯碼器把一個模式的時脈閘控訊號與指令和數據一起分發。這個模式確保在隨後的時脈週期中,只有對實際使用中的管線階段才供給時脈訊號。

目前,架構選擇、積極的採用時脈和邏輯閘控,以及低功耗製程正控制著DSP硬體的功耗水準。未來,更動態的電壓縮放和電壓閘控將會加入DSP功耗控制技術團隊中。

但是在任何公司的發展藍圖上都還未出現靈丹妙藥。打造低功耗DSP仍將是一項艱鉅的工程。

作者:張國勇




投票數:   加入我的最愛
我來評論 - DSP正朝省電方向發展
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首