Global Sources
電子工程專輯
 
電子工程專輯 > 處理器/DSP
 
 
處理器/DSP  

RISC/DSP融合滿足VoIP的功耗、成本與性能目標

上網時間: 2006年02月06日     打印版  Bookmark and Share  字型大小:  

關鍵字:會話初始協議  無線  處理器  編解碼  回聲消除 

隨著VoIP被廣泛整合進入WiFi中,實現成本、功耗和功能之間的平衡對設計提出了重大的挑戰。本文描述的具有DSP功能的嵌入式RISC處理器在不增加系統複雜性、對功耗影響很小的前提下,為行動電話增加WiFi電話功能提供了很好的解決方案。

WiFi電話(VoWiFi)的市場容量預測顯示,隨著消費者持續採用VoIP技術,WiFi電話的市場容量將大幅成長。這種預測結果引起了各地系統整合商和設計師的關注,許多設計公司爭相推出或研究新的解決方案以滿足這種即將到來的市場需求。雖然很容易發現WiFi電話解決方案的價值所在,但設計出能夠在成本、功耗和功能之間達到最佳平衡的市場暢銷產品對現有公司和新進入的公司都提出了極大的挑戰。

隨著大眾普遍接受標準化協議格式-會話初始協議(SIP),以及免費易用的軟體電話包(如Skype)的出現,VoIP電話通話逐漸變得流行起來。隨著WiFi手機、PDA和能夠在蜂巢式和WiFi網路間漫遊的雙模WiFi/蜂巢式手機中VoIP被整合進WiFi,VoIP正進入無線應用。據市場調查公司In-Stat預測,雙模手機和WiFi單模手機的普通消費和商業應用總量在2009年將達到1.41億部。雖然這種應用是迄今為止VoIP的最大市場,但把VoIP整合在如汽車系統和可攜式媒體播放器(PMP)這樣的其它的功率有限設備裡也會為半導體供應商帶來巨大的市場商機。

圖1:RISC+DSP方案的功能設計劃分。

毫無疑問,如今功能豐富的手機的發展在功率有限電子設備中一馬當先。最先進的手機具有大螢幕LCD、照相機、藍芽和802.11b WiFi連接。用戶可以觀看或擷取視訊、上網瀏覽和檢查電子郵件。這種智慧電話需要使用高容量的電池,電池容量可能比普通手機用的電池容量大三倍。但即使配備了高容量電池,在使用WiFi連接時其總的允許通話時間也會從典型的5小時左右下降至2小時不到。更糟的是,用戶必須採用成本大幅增加、體積更大、更重的電池。而通常,電池使用時間和價格是消費者最關注的因素。

在這些功率有限的電話設備中增加基於WiFi的VoIP功能需要增加支援802.11g WiFi、語音和IP網路的軟硬體。雖然這聽起來微不足道,但802.11g的實現特別具有挑戰性,要知道典型的802.11g筆記型電腦晶片組在傳輸時消耗的電流要比整個手機在通話期間消耗的電流還要高。典型的手機在通話時功耗約600mW,而標準的WiFi無線設備在收發時的功耗高達800mW。在基於WiFi的VoIP通話期間,處理器和其它邏輯電路還要消耗額外的功率,因此WiFi電話的總功耗很容易達到1W的範圍。通話期間功耗增加400mW大約會縮短一半的整體通話時間。

即使處理器並不是這種系統中最耗電的元件,但為了降低整個系統功耗,也很有必要管理處理器的功率。電池技術的發展太慢,根本跟不上消費者對更長電池壽命和增強的功能的需求,因此處理器和系統電源的效率成為增加功能(此處為WiFi電話)可用的功率預算,並能夠在不降低用戶使用體驗的條件下實現創新服務的關鍵因素。對於支援VoIP的電池供電設備來說,在滿足用戶使用性能的前提下,處理器的最佳選擇應該是能實現最低功耗和最低成本的核心。

VoIP的處理

包括雙模和WiFi電話手機在內的大多數VoIP終端都需要同時支援1~2路語音通道,這確保能滿足雙方和三方會議通話的需求。每路語音通道由用於編解碼的ITU(國際電信聯盟)G.7xx演算法、語音品質(G.168-2000)和電話協議(SIP或H.323)組成。

一個VoIP設備必須支援多個編解碼類型,具體使用類型取決於各自的網路要求。常用的編解碼標準有G.729AB、G.723.1、G.711和iLBC。語音品質組件包括聲學回聲消除(G.167 AEC)、語音活動檢測(VAD)、舒適噪音產生(CNG)以及抖動緩衝:回聲消除用於濾除語音的回聲,VAD用來編碼和壓縮語句間的靜音,而CNG用來在電路或環境導致的噪音情況下提供語音檢測。抖動緩衝可以確保不管經過網路的延遲有多大,語音包括都能以正確的順序得到處理,同時使封包丟失減到最少。其它組件還有像用於語音郵件和傳呼的雙音多頻(DTMF)訊號系統撥號這樣的電話演算法、基於SIP或H.323的通話設立控制。實際上,上述標準目前已經很普遍,但任何VoIP應用都需要具備軟體可升級性,語音編解碼和通話控制標準還在不斷發展,因此現在的設計能夠支援可能出現的新的語音演算法或標準是非常重要的。

這些演算法的處理傳統上都是在雙核心系統上進行的,系統中的通用處理器用於控制和管理功能,DSP核心用於語音編解碼和高品質的演算法處理。如表1所示的頻率評估那樣,如今整合了RISC和DSP功能的嵌入式處理器足夠為全雙工通道提供執行這些運算所需的頻寬。雖然每個架構實現DSP功能的方式不同,因此處理語音演算法的效率有高有低,但是設計師可以採用一種通用規則,即一個全雙工通道使用約100MHz的頻寬或100MCPS(每秒百萬週期)。在DSP性能得到增強的RISC核心上,這個頻寬一般佔總的可用頻寬的一半以下,因此能為大多數VoIP設備預留出足夠的應用餘量。

表1:DSP增強型RISC處理器上的語音處理。

語音處理對單核心系統僅僅增加30到60mW的功耗。功率由動態功率和靜態功率組成(P=CV2F+IV),每個通道語音數據的處理和傳送的功率用動態功耗的頻率分量來表示,並且動態功耗的大小取決於處理器的功率模式和CPU核心執行特定演算法所需的週期數。大多數供應商都能提供特定半導體製程的常規處理器的每百萬赫茲功耗估計,CPU處理演算法所需的週期數很大程度上取決於處理器的DSP功能的執行效率和演算法程式碼的最佳化程度。表1是基於ARM9E核心的高度最佳化解決方案的估算功耗,該值處於功耗範圍的下限-更低效率的核心只會導致更高的功耗。

語音處理給單核心系統增加30到60mW的功耗,而傳統的雙核心系統增加的功耗可能是這個數位的二到三倍。DSP核心和記憶體系統不僅在時脈訊號驅動下會產生動態功耗,由於第二個子系統而需要增加的閘電路還會消耗額外的靜態功耗。

SoC設計師可以採用在單處理器上結合了控制和訊號處理功能的單核心架構降低功耗和成本。使用一個CPU的方法可以簡化設計、減少整合問題、縮短開發時間並降低風險,同時還能減少晶片週邊的數據傳輸。將語音劃分給CPU處理意味著只有一個記憶體系統,分離DSP的劃分方案涉及多個記憶體系統,以及DSP和CPU核心之間的封包交換,而佔用的每個時脈週期都要消耗功率。除了降低功耗外,給CPU增加數據層功能可以降低開發和產品成本。使用單個工具鏈而非分離的DSP和CPU的軟體開發可以在工具和工時方面減少設計費用。此外,採用一個核心而不是兩個核心可以減少核心和記憶體系統的晶片面積,因而降低晶片的成本。單核心可降低整體擁有成本:一個IP授權的法律費用、維護費用、權利金和授權費用都要少很多。

RISC+DSP

通用的嵌入式RISC處理器在20世紀90年代後期開始整合數位訊號處理功能。像ARM9E處理器中的增強的DSP功能就是第一代DSP功能,它支援快速和靈活的16×16MAC與飽和演算法。這個創新性設計對語音和音訊處理很理想,因為這種處理需要組合的數位訊號處理和控制功能。在某些情況下,新的DSP指令專門針對於處理16位元語音數據所需的常見的循環(loop)。例如,ITU規定的許多語音演算法要求在每次作業後進行溢出/飽和校驗。用於加法和減法指令的飽和擴展減少了週期數,並降低了功耗,顯著地減少了指令數量。其它有益於語音處理的新增功能包括用於改進的歸一化和靈活的暫存器尋址的CLZ(前導零計數)指令,與以前的RISC架構相較,其數據和係數值加載和儲存效率會更高。這些新增功能進一步減少了資源使用和週期數量。

除了使性能相對於獨立的RISC架構提高了二到三倍,這些擴展還可以讓設計師重新劃分他們的設計。在諸如需要支援1至2路語音通道的手機這樣的應用中,不再需要增加單獨的DSP核心或語音處理加速器。去掉第二個DSP核心可以減少閘電路數量和簡化設計過程,由此可以使成本下降多達40%。

後續的幾代處理器(如ARM11)整合了更複雜的訊號處理邏輯和指令,可進一步提升那些需要中等或高複雜度的訊號處理應用的性能。在幾種嵌入式處理器中還整合了SIMD(單指令多數據)引擎,配合新的指令可以充分發揮視訊和多媒體處理演算法的固有平行處理優勢。這些架構還改善了語音處理性能,相較DSP增強的核心速度提升20-30%。因此這些核心非常適用於二個以上通道的應用,如家庭網路閘道或同時支援視訊和語音的應用。這些架構一般有更長的管線,因此可以工作在更高的頻率。由於這些核心有更大的頻寬,因此可以支援更大的應用負載。然而性能的增加自然也要增加晶片和功率成本,設計師必須仔細斟酌產品的使用情況和應用的性能需求,力求做到處理需求與性能一致。

評估DSP功能

在評估某個特定核心的DSP功能時需要考慮架構的性能和效率以及對架構的支援。在判斷你的應用負載能否被單一處理器支援時,性能是至關重要的條件。另外,RISC處理器的DSP性能將影響語音處理時消耗的功率。對特定核心DSP功能的評估最好是採用實際的程式碼和矽片進行,但考慮到需要在開發開始之前評估性能,某些基準測試程式可能會對決策制訂的過程提供幫助。可以採用專注於數位訊號處理的基準測試,如伯克利設計科技有限公司(BDTI)發佈的BDTIBenchmarks分析核心的DSP性能。在為了最佳化性能而將演算法調整到適合架構的應用(如語音處理)中,BDTIBenchmarks可以對在一般訊號處理應用中手工調整的匯編程式碼例程的性能提供指導。BDTI的結果可以幫助設計師以一定的精密度預測該類型的程式碼在特定處理器上執行的情況。RISC處理器的DSP功能在性能上的微小差別反映到功耗上差別就可能變得很大。晶片大小和記憶體效率是第二個關鍵問題,因為性能的提高可能以效率作為代價。

在處理器性能特定的情況下,核心大小比較的結果怎樣?增加的性能應該用最低的矽片成本實現。最後,由於上市時間週期越來越短,利潤空間的壓力越來越大,核心擴展得到大量工具、OS和中介軟體供應商的支援是非常重要的,是否具備用於軟DSP解決方案的高度最佳化的語音處理軟體是非常重要的考慮因素。用匯編編寫、手工最佳化的用於特定處理器的最佳化軟體對保持足夠的應用負載餘量非常重要。未經最佳化的解決方案速度可能會下降高達40%,和/或使用顯著增多的記憶體。從DSP指令的恰當使用到消除了不必要的指令和平行機制的管線,這些供應商在演算法調整和語音框架軟體方面都非常專業。軟體提供的這些特性有助於實現具有競爭力的解決方案,並釋放出寶貴的工程資源專門用於產品的差異化開發。大多數軟體供應商可以提供在不同嵌入式處理器平台上最佳化的解決方案所需的週期數和記憶體的詳細統計數據,因而在設計過程早期就向設計師和系統整合商提出硬性的目標要求。

本文小結

借助於支援軟DSP架構的現成的軟體解決方案,具有DSP功能的RISC處理器提供的一體化套裝軟體,能滿足對功耗和成本都很感應的設計需求。在單個設備中融合很多應用功能的今天,具有DSP功能的嵌入式RISC處理器可以在不增加系統複雜性、對功耗影響很小的前提下,為這些新增功能提供很好的解決方案。在不遠的將來,這種設計劃分方案將生產出低於100美元價格門檻要求的高能效手機,實現視訊和VoIP設備,並將VoIP移植到原本沒有語音功能的設備上,如印表機或可攜式媒體播放器。這些功能強大、節省成本的解決方案的出現將推動VoIP的應用。

作者:Charlene Marini


ARM公司企業級市場部




投票數:   加入我的最愛
我來評論 - RISC/DSP融合滿足VoIP的功耗、成本與性...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首