功耗與製程問題是英特爾CPU效能的絆腳石

英特爾(Intel)技術長日前呼籲，業界需要更新的晶片設計工具以減輕功耗與製程變異問題。該公司的Justin Rattner在日前於DesignCon會議後的訪問中表示，英特爾將在3月初的IDF論壇中，於發表新一代微架構的同時揭示解決功耗問題的方法。

Rattner並表示，英特爾的晶片設計師曾為最近推出的CPU中提高了30%的性能，但為了滿足製程變異以獲得10皮秒的時序收斂，卻必須重新排列電晶體，以致於所有優勢都被侵蝕掉。「這些製程問題為設計者帶來相當的困擾，我們需要開發出一些工具，以便為設計師解套，」Rattner說。在專訪中，Rattner認為新的可製造性設計(DFM)工具應該「使用更強大的統計技術，以管理元件尺寸的變化」，並對晶片進行佈局。

針對這個部份，英特爾的新一代Pentium微架構已經就緒，該架構旨在大幅減少素來執行速度快但熱度問題嚴重之X86晶片的功耗。「我們正投入於最小化每一指令耗費能量，這是我們最新的信念，」Rattner說。「我們從Dothan (Pentium M)到Yonah(雙核心處理器)的轉型非常好，但卻無法令人驚豔。不過，下一個世代轉移可能會相當令人驚訝」，而且可能會將功耗與熱度降低到符合OEM廠商對伺服器與桌上型電腦晶片需求的程度，Rattner表示。

Rattner同時提到兩篇該公司最近在國際固態電路會議(ISSCC)上發表的、與功耗相關的論文。其中一篇論文討論了英特爾如何在新的CPU上提供兩種隔離的電源供應軌。一個高電源軌適用於大多數晶片，另一個低電源軌則為快取記憶體提供電源，可減少35%的快取記憶體尺寸。

第二篇論文則討論的是透過採用新型全CMOS快速電壓調節器，以支援晶片上多重電源供應軌的原型方法。這項研發中的元件能在奈秒級切換電源開關，而非分離式電壓調節器所要求的微秒級。該技術特別適合多核心CPU上執行在不同供給電壓的不同核心應用，Rattner說。「這是非常重要的技術，我們對其寄予厚望，」他表示。

然而，CMOS電壓調節器需要新的磁性薄膜層以及外部電感。而為大量生產的晶圓提供新的薄膜與獲得晶片上電感是未來3~4年中朝商業化發展的主要挑戰。

(Rick Merritt)