Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

Cadence推動業界合作計畫共擬通用功率格式

上網時間: 2006年05月26日     打印版  Bookmark and Share  字型大小:  

關鍵字:Cadence  低功耗  設計  CPF  Power Forward Initiate 

益華電腦公司(Cadence Design Systems)日前宣布將推動一名為Power Forward Initiate的計畫,在多家業者的共同參與合作下,將擬定出通用功率格式(Common Power Format,CPF),使整個晶片設計流程都能有統一的功率設計描述方式,以解決目前日益嚴峻的低功耗設計挑戰,並希望在三年內推動此格式成為業界標準。

Cadence公司研發部門副總裁徐季平表示,在1980年代,半導體產業是以Bipolar製程為主流,但隨著功耗到達最高點的瓶頸之後,整個產業從90年代末期開始轉為採用CMOS製程。經過近十年的發展,現在CMOS製程的功耗也已經達到幾乎無法忍受的高點,業者勢必有新的做法來突破目前的困境,才能再持續發展下去。

但以目前的設計流程來看,徐季平指出,針對功耗的設計都是處於非常分散(fragmented),缺乏統一標準的情況。「與邏輯設計相較,目前業界對於邏輯設計從模擬、驗證、合成、佈局、到測試的整個完整流程都有統一的描述格式,所有環節是可以相互連結的,也因此,邏輯設計是能夠予以自動化進行的。」

「但是對於功耗設計的描述並沒有統一的格式,各業者在驗證、合成、或模擬階段對於功耗的做法都不相同,這種分散、不連結的設計流程,使得功耗設計難以被自動化。」

有鑑於此,Cadence推動Power Forward Initiative計畫,就是希望擬定出通用功率格式(Common Power Format,CPF),使整個設計流程中的功率設計能夠相互連結,以達到功率設計自動化的目的。徐季平強調,「這是一種新的方法來擷取功率設計與限制的資訊,使功率設計意圖(design intent)能夠在設計、驗證與建置流程中使用。」

Cadence公司業務開發部門總監Susan Sunowicz-Smith表示,Power Forward Initiative是一項為期三年的計畫,由Cadence主導,在第一階段將建立統一的規格格式,以作為描述先進低功耗設計意圖之用,此舉將能促成整合性的設計、驗證與建置流程的建立。然後,便將此格式予以標準化,以擴散至整個產業。

在執行時程上,Susan指出,今年希望能透過業界合作完成CPF的制訂,明年進行CPF的驗證工作,計畫到2008年將CPF提交給IEEE或其他的標準組織,推動CPF的標準化工作。目前宣布參加這項計畫的公司,除Cadence之外,還包括AMD、ARM、ATI、Fujitsu、Freescale、NEC、TSMC等多家業者。

作者:勾淑婉 / 電子工程專輯




投票數:   加入我的最愛
我來評論 - Cadence推動業界合作計畫共擬通用功率...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首