Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

Aldec獲自動ASIC原型驗證新專利

上網時間: 2006年06月02日     打印版  Bookmark and Share  字型大小:  

關鍵字:自動ASIC原型驗證  patent  專利 

混合語言模擬、硬體加速器和原型驗證工具供應商Aldec,日前獲得一項新的美國專利。這種專利技術自動將ASIC設計轉換為FPGA元件,由Aldec創始人Stanley Hyduke博士和硬體部門經理Slawomir Grabowski共同開發。這種技術能夠自動將使用多時脈域和多時脈相關訊號的ASIC設計轉換為FPGA時脈和訊號,同時在FPGA結構中保持原來的ASIC設計功能。

這種時脈轉換算法,據稱對原始ASIC設計的快速時序分析非常有用。如果ASIC設計輸出與轉換後的FPGA設計的相應輸出不同,那麼在原始ASIC中就存在時序衝突。ASIC時序衝突可通過對產生不同的波形訊號的訊號線進行靜態或者動態時序分析進行跟蹤。




投票數:   加入我的最愛
我來評論 - Aldec獲自動ASIC原型驗證新專利
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首