Global Sources
電子工程專輯
 
電子工程專輯 > 功率技術/新能源
 
 
功率技術/新能源  

FPGA的功耗能降到多低?

上網時間: 2006年06月19日     打印版  Bookmark and Share  字型大小:  

關鍵字:現場可程式閘陣列,消費功耗,製程節點,低功耗,奈米尺寸,FPGA,power consumption,process node,low-power,nanoscale 

也許,在許多應用中,推動FPGA普及的最大障礙就是它們相對較高的功耗。但隨著製程技術的持續微縮,許多控制漏電流的技術已經被應用在新一代FPGA上,特別是採用90奈米或65奈米等先進製程的FPGA,都配備了各種不同的降低功耗方案。因此,長遠來看,低功耗FPGA在技術上是可行的,而且也將成為在經濟上的可行方案。

在FPGA 2006大會上,Xilinx公司的研究人員展示了如何透過基本的設計技術來開發出低功耗FPGA,這些技術包括電壓調整,功耗閘控,低泄漏配置記憶體以及部份和完全睡眠模式。由此獲得的Pika架構據說相當適合於電池供電的消費性應用。該公司同時聲稱與基本的Spartan 3架構相較,這種新架構所消耗的主動功耗可減少46%,而靜態功耗則可減少達99%。

然而,該架構是否可實現商業化是另一個問題,因為它在力求降低功耗的同時,以矽晶片面積為代價,其面積較現有元件大出了40%。由於面積會轉化為成本,對手持設備消費者應用而言,成本永遠是一個關鍵考量,特別是在產品汰換週期快速、降價也相當迅速的今天,消費性電子產業的變遷速度往往超過預期,過去所期待的產品生命週期現今已大幅縮短。然而,請記住FPGA供應商正引領著向更低製程節點轉換的趨勢,且FPGA將在65奈米和45奈米具備更大容量,甚至比現在所預測的更多。

對許多應用而言,這些更小製程節點的真正優勢對更大的閘容量而言並不是必要的。它可能會透過‘浪費’閘數以最佳化面積或性能。事實上,在65或45奈米製程節點,浪費40%的面積不會是一個大問題,但可能會節省46%的功耗。

此外,FPGA供應商正在開始使用低功耗設計技術。例如,Altera最近推出了一種針對嵌入式RAM的功率感知映射技術。在90奈米及以下製程,FPGA供應商已經體認到他們正處於一個‘受功耗限制而進行微縮’的時代,Altera公司工程主管Vaughn Betz說。他同時指出,這將使新一代FPGA得以具備較前幾代元件高出兩倍的容量,但卻沒有那麼大的功耗。

一些研究人員認為,當我們進入32奈米或更小的奈米技術領域後,我們將需要轉向採用類似於FPGA的結構。加州大學柏克萊分校(UCB)教授Jan Rabaey表示,理想的‘奈米級矽晶實現平台’將是可程式的,規則的以及冗餘的。這種結構將具備更好的容錯能力與變異性,更易於生產。而且,Rabaey指出,這種結構還為最小化功耗提供了更多機會。

的確,一般晶片在設計時都必須佔用掉許多的電晶體,但在進入奈米時代後,將會有更多的電晶體供我們使用。這意味著在反應市場需求的同時,設計工程師欠缺的也許只是足夠的時間,讓他們能夠順利推出產品並滿足市場需求。在應對高度上市壓力情況下,具備可程式能力,能讓設計工程師即時添加、修改任何功能的FPGA元件將益發顯現出其吸引力。

不過,千萬不要搞錯此一事實-不管在任何製程節點,若要比較性能,功耗最小化或數量成本等特性,FPGA永遠不會趕上ASIC或者全定製IC。但到了65奈米世代,對許多應用來說,FPGA有可能成為‘還不錯’的解決方案。而等到我們進入32奈米或更小製程節點,你會發現越來越多的元件看起來都會像是FPGA。

作者:Richard Goering




投票數:   加入我的最愛
我來評論 - FPGA的功耗能降到多低?
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首