Global Sources
電子工程專輯
 
電子工程專輯 > 製造/封裝
 
 
製造/封裝  

Avago之ASIC技術推進至65nm製程等級

上網時間: 2006年06月29日     打印版  Bookmark and Share  字型大小:  

關鍵字:Avago  SerDes  ASIC  PCI-Express 

安華高(Avago)宣佈,該公司已經成功在65nm CMOS製程技術上實現並驗證串列/解串列(SerDes)核心,將SerDes ASIC核心設計由現有主流的90nm推進至65nm製程技術。該公司在市場上已經銷售出2,500萬組嵌入式SerDes通道。

Avago的嵌入式SerDes智慧產權(IP)核心具備超低振動特性,能在單一65nm CMOS晶片上整合大量所需的SerDes通道,運作速度號稱可達到12.5Gbps。此外這個新SerDes核心採用該公司特有的無時脈判別回授等化器(Decision Feedback Equalization,DFE)設計、可提供通道位元錯誤率最佳化的內建BERT、改善電源雜訊拒斥能力的LC型振盪器,以及可以用來測試交流耦合連線的1149.6 AC-Extest等。

該款新核心是Avago包含針對光纖通道、XAUI/CEI、XFI、802.3ap與PCI-Express等嵌入式SerDes產品線的最新產品。此外該公司在定義系統級架構的初期,就整合了可測試功能,並考慮到線上生產測試、功能測試、系統啟動與除錯以及現場診斷等需求,可讓製造商以更快的時間將可靠的高頻寬網路與儲存系統推出上市。




投票數:   加入我的最愛
我來評論 - Avago之ASIC技術推進至65nm製程等級
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首