Global Sources
電子工程專輯
 
電子工程專輯 > FPGA/PLD
 
 
FPGA/PLD  

突破功耗限制 FPGA跨入可攜式領域

上網時間: 2006年07月04日     打印版  Bookmark and Share  字型大小:  

關鍵字:QuickLogic  FPGA  功耗  可攜式  PolarPro 

阻礙FPGA進入可攜式消費性電子應用的最大障礙-‘功耗’已出現即將被破除的跡象。QuickLogic正試圖透過一系列新開發的PolarPro FPGA躋身主流可編程邏輯供應商之列,而這種採用了該公司專有ViaLink技術的新型低功耗元件正是針對手機及各式對功耗敏感的電池供電可攜式應用而來。

QuickLogic聲稱已經將PolarPro FPGA的靜態功耗降低到10uA以下,這種新元件的主要用途是為處理器與週邊系統提供智慧功能,以及為無線連接與非揮發性記憶體提升性能和效率。其內部整合了FPGA邏輯與嵌入式電路,包含大陣列內建雙埠RAM模組與共位非同步FIFO控制器、DDR記憶體介面及時脈管理單元。

“大幅降低功耗的關鍵,在於PolarPro系列採用了全新的超低功耗(Very Low Power,VLP)模式,”QuickLogic總裁暨執行長Tom Hart表示。在VLP模式下,待機功耗將降到10uA以下,所有的I/O與內部記憶體電路都會保持其訊號等級與狀態,而所有來自外部的重要組合邏輯輸入也都將維持相同的值,如晶片選擇、讀取/寫入、重置等。

要解除VLP模式,必須將VLP接腳電壓提高到3.3V;在解除VLP模式後,所有電路會回復工作狀態,而回復正常操作約需250us。另外,在待機模式下,PolarPro系列產品能將核心邏輯電路與I/O Pad隔離,以確保其節能效率。“整體而言,PolarPro元件的功耗比基於快閃記憶體FPGA的1/1,000低,更低於SRAM-based FPGA的1/10,000,”Hart說。

圖題:VLP模式操作時的所需時間。

Hart同時指出,VLP模式能解決存在於處理器與週邊橋接常見的問題,即連接到動態匯流排的FPGA,其功耗往往遠超過其靜態功耗;靜態電流僅100uA的FPGA元件實際操作電流可能達數十mA。“這是可攜式電子產品採用FPGA的主要障礙之一,但PolarPro的節能工作模式解決了這些問題,”他說

就定位來看,PolarPro FPGA要挑戰的是基於SRAM或快閃記憶體的低成本FPGA市場,而這是大廠磐踞的領域。但Hart表示,這些基於SRAM或Flash的元件功都是以數瓦特計,“而我們在談論的是幾毫瓦,甚至是微瓦級”,這才是適合可攜式應用的數字。

PolarPro是以QuickLogic的ViaLink技術為基礎,消除了SRAM-based FPGA常見的供電突波電流現象。而針對可攜式應用中主處理器與其他通訊及儲存裝置需要可編程元件提供不同系統時脈頻域橋接的問題,PolarPro也透過了內建FIFO控制器及其他專用電路,進一步降低橋接成本。據表示,在整合FIFO控制器後,該公司已經使具備該功能的晶片面積比傳統晶片縮小了97%。

目前QuickLogic已經與英特爾、Atheros、希捷等公司展開合作,研發能解決可攜式應用中無線與儲存連接問題的解決方案。為加速推廣在可攜式領域的應用,該公司也將針對台灣業者推出內含矽IP、軟硬體方案與應用文件的完整解決方案。據透露,目前已經有至少一家台灣業者採用PolarPro開發手持式產品。

PolarPro現有6種型號,分別為具備512邏輯單元的QL1P075、QL1P100 (640)、QL1P200 (1,536)、QL1P300 (1,920)、QL1P600 (4,224) 與QL1P1000 (7,680)。其中QL1P075與QL1P100具有微型TFBGA、TQFP與LBGA封裝型式;而其他型號則採用LBGA封裝。

作者:鄧榮惠




投票數:   加入我的最愛
我來評論 - 突破功耗限制 FPGA跨入可攜式領域
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首