Global Sources
電子工程專輯
 
電子工程專輯 > 記憶體/儲存
 
 
記憶體/儲存  

矽統首創CDFN封裝 可提高DRAM模組效能

上網時間: 2006年08月03日     打印版  Bookmark and Share  字型大小:  

關鍵字:矽統  封裝技術  DRAM  DDR  DDR2 

矽統科技(SiS)宣佈,該公司針對DRAM封裝,成功開發不同於傳統TSOP或BGA封裝方式的新一代CDFN (Chip Scale Dual Fine-pitch No-lead)封裝;新技術除可提高DRAM速度與效能,並符合RoHS歐盟環保規範。

矽統表示,目前個性化、輕巧型電子產品採用先進CSP (Chip Scale Package)封裝方式蔚為風尚。該技術具有減小晶片封裝後尺寸的特點,亦即裸晶片尺寸等同於封裝後尺寸,且封裝後的IC尺寸不超過晶片的1.2倍,與晶粒(Die)相較亦不超過其1.4倍,該公司所研發的CDFN封裝即是擷取以上特性。

CDFN封裝號稱不僅晶片面積與封裝面積之間的比值很小,能夠大幅縮短資料傳輸的延遲時間、滿足晶片I/O引腳(pin)數不斷增加的需求,亦通過歐洲RoHS規範。矽統已於DDRDDR2模組系列導入CDFN封裝方式,提供客戶高速度、低耗能、低成本、高容量的解決方案。

矽統指出,新一代CDFN封裝適用於腳數少的IC,除記憶體模組外,亦適用可攜式電子產品、消費性電子IC,應用領域涵蓋資訊家電(IA)、數位電視(DTV)、電子書(E-Book)、無線網路(WLAN)、Gigabit Ethemet、ADSL、手機晶片、藍芽(Bluetooth)等產品。




投票數:   加入我的最愛
我來評論 - 矽統首創CDFN封裝 可提高DRAM模組效能
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首