Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

分析師:RDR設計方法將阻礙EDA產業成長

上網時間: 2006年08月03日     打印版  Bookmark and Share  字型大小:  

關鍵字:EDA  RDR  佈線  32nm  18吋晶圓 

隨著在32nm節點應用限制性設計規則(restrictive design rules,RDR)浪潮的來臨,GartnerEDA設計研究副總裁Mary Ann Olsson表示,如果該態勢蔓延下去,有可能限制EDA市場的成長。

在第18屆年度Gartner Dataquest高級管理人員簡報會上,Olsson表示,有一定比例的32nm設計肯定將採用RDR,也稱之為結構化規則矽(structured regular silicon)。如果該比例大於40%,Olsson分析,可製造性設計工具的市場將大幅度萎縮。

採用RDR將使設計工程師能夠採用不太昂貴的版圖設計工具,並減少使用DFM和成品率分析工具,Olsson說。

RDR概念的背後是限制設計工程師產出的佈線,目的是增強可製造性,這種態勢在大學和IDM研究實驗室迅速形成。例如,RDR可能對閘間距(gate pitch)和取向(orientation)作出限制,或者甚至要求所有形成閘的多晶矽功能都具有相同的取向、寬度和間距。

Gartner首席EDA分析師Gary Smith表示,在32nm節點,將有越來越多的半導體公司採用RDR,作為確保可接受的良率和投資回報的一種辦法。Smith表示,這個概念在45nm已經由IBM證實,其它主要的晶片製造商,包括英特爾(Intel)、AMD和東芝(Toshiba)正協同開發RDR設計製程技術。

Olsson表示,RDR將使設計工程師採用不那麼昂貴的EDA工具,降低晶片設計門檻。RDR也將會拉近晶片製造商和EDA公司之間的距離,她說:「EDA和半導體公司將來得更緊密地合作。」

Olsson表示,32nm節點可能將會是一個帶來“巨大衝擊”的製程節點,它還將引發晶片製造產業的洗牌。32nm和22nm節點業務的高昂成本,將迫使一些玩家退出晶片製造業,她說,小型無晶圓IC設計公司在向32nm和22nm轉移的過程中,也將遭遇困境。

Olsson注意到,相對於轟轟烈烈的、最先進的、最前端的65nm技術而言,即使最先進的公司仍然利用90nm和130nm設計來賺取大部份營業收入。為了證實這一點,Olsson舉例說,Broadcom在2007年前就不打算採用65nm製造製程;而頭號代工廠台積電(TSMC),僅僅有17%的晶片製造採用90nm製程,絕大部份還是採用成熟的製程節點(90nm以上)。

她說:「真正獲利豐厚、有利可圖的仍然是130nm和90nm製程節點。」

Olsson表示,Gartner預測大約2020年,450mm (18吋晶圓)代工廠將上線生產,但是,很少有公司將採取實際步驟。她認為,450nm會是「非常昂貴」的投資,將掌控在極少數企業手中。

(原文連結處:Restrictive design rules could curb EDA growth, analyst says)

(Dylan McGrath)




投票數:   加入我的最愛
我來評論 - 分析師:RDR設計方法將阻礙EDA產業成長
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首