Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

如何迎戰奈米級IC設計? 頂級EDA使用者提建言

上網時間: 2006年08月08日     打印版  Bookmark and Share  字型大小:  

關鍵字:EDA  奈米  IC設計  電子系統級  ESL 

設計自動化大會(DAC)的小組討論吸引了來自全球最大的EDA用戶的一些代表,談論的重點常常轉向製程可變性(process variability)的影響,但是,設計成本、晶片密度和電源管理也引起了代表們的高度關注。

在題為“IC奈米競賽(the IC nanometer race)”的討論中,主持人、Mentor Graphics的主席兼執行長Wally Rhines,要求與會者描述「電子產業所面臨的最重要問題」,包括來自意法(ST)、英特爾(Inte)、TI、三星和TSMC的小組代表開始了討論。

「我最大的擔心是65nm、45nm、32nm製程節點的可變性問題,」三星電子副總裁Ho-Kyu Kang說:「關鍵設計規則每隔一年就收縮30%,但是,可變性卻沒有按照相同的規則收縮,所以,隨著設計規則的收縮,可變性就越來越大。」ST預測在45nm以下節點會出現設計工具解決方案的“青黃不接”的局面,ST中央CAD副總裁Philippe Magarshack說:「我們一方面要解決受限設計規則(RDR)的問題,另一方面,要尋求各種辦法預測系統的可變性,並在設計中加以解決,而不是僅僅留出設計餘量。」

在先進的製程節點,Magarshack補充,類比和RF設計將更具有挑戰性;較低的元件工作電壓會引起對功率的擔憂;而複雜性將成長。他說,所需要的是透過聚集包括系統級設計、硬體/軟體協同驗證和虛擬原型的一個“生態系統”,來減輕設計複雜性。

根據TI矽技術開發副總裁Dennis Buss的介紹,整個產業目前面臨的最大挑戰是定製設計成本高昂,由於設計成本大約有5,000萬美元,他說:「小量產的ASIC將成為歷史。」成本受到電源管理需求、參數變化和包括類比元件的系統級晶片整合等因素的重要影響,他補充。

「我認為將來面臨的挑戰是架構、設計和製程技術的協同開發問題。」Buss表示,由於目前需要應對電源管理、可變性和模擬/RF整合等相互交織的問題,保持開發過程相互獨立是不可行的。

英特爾低功耗IA和技術組副總裁兼總經理Gadi Singer概要介紹了奈米設計面臨的4個主要挑戰:一是日益增加的密度,會導致邏輯容量巨大;二是複雜性日益增加,例如多電源域技術;三是運算和通訊的融合,創造了低功耗的需求;四是上市時間面臨的挑戰。

為了解決這些問題,EDA供應商要展開“4維(dimensions)”之戰,Singer說,第一維是轉向更高層次的抽象;第二維是讓全部平台“靠邊站(sideways)”;第三維是可製造性設計(DFM);第四維是“時間”,即更快的設計周轉時間。

事情並沒這麼壞,TSMC設計和技術平台的副總裁Fu-Chieh Hsu說:「如果我們持續與製造商、客戶、IP供應商和EDA供應商協力合作的話,類似電源、設計成本和整合等問題都可以成功地得到解決。」

儘管面對這些挑戰,小組討論的參與者都表示,他們正展開65nm設計,並將在今年稍晚或明年展開45nm原型設計。

小組討論中的一個話題是受限設計規則(RDR),它被許多觀察家視為未來45nm和32nm的技術趨勢。但是,RDR不會取代對DFM的需求,參與小組辯論的專家表示。

「我們已經採用RDR有很長時間了,它們只是更為嚴格的限制而已。」TI的Buss說:「但是你要小心,怎樣才能把多個門(注釋:原文為poly)放在同一方向或把接腳間隔設置得不要太寬以免浪費面積?」更嚴格的設計規則,他強調說,還必須讓設計工程師隨著採用更小的製程節點,能夠設計出面積更小的晶片。

「對DFM的投資絕對是必不可少的。」英特爾的Singer說。他表示在英特爾,DFM包括設計規則、建模、光學接近校正(OPC)。Singer和其它發言人都注意到了基於模型的DFM的重要性。

然而,對於是否需要統計時序分析工具,卻引發了一些辯論。「統計時序是個好點子,只要你不把某種變化當成是具有統計特性的變化。」TI的Buss說:「大概只有一件事情是真正具有統計意義的,那就是隨機摻雜波動;至於其它對象,統計時序可能會給出錯誤的答案。」

「在現實生活中,我認為無法精確預測溫度和電壓的變化,」ST的Magarshack說:「我們可能採取統計方法來補償這些未知的變化。」

小組討論一致認為,電源是65nm和45nm的關鍵問題,然而,Singer表示,電源目前與其它設計流程是分別執行的。所需要的是,他說,要讓電源管理從架構級就開始介入,直到實體層面。「採用一體化設計流程是至關重要的,最終會得到正確的結果。」他說。

許多參與小組討論的專家表示,電子系統級(ESL)設計將是65nm和45nm設計領域最有發展前途的技術。「電子產業具備很強的RTL到GDSII系統設計能力,但是我們已經沿用至今達20年之久,」Singer表示:「ESL絕對是解決未來更為複雜設計問題的必不可少的工具。」

(原文連結處:Leading EDA users cite nanometer IC challenges)

(Richard Goering)




投票數:   加入我的最愛
我來評論 - 如何迎戰奈米級IC設計? 頂級EDA使用...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首