Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

智原miniIP平台新增ROM與SRAM記憶體編輯器

上網時間: 2006年08月09日     打印版  Bookmark and Share  字型大小:  

關鍵字:miniIP  ROM  SRAM  Silicon IP  記憶體編輯器 

智原科技(Faraday)宣佈新增兩個記憶體編輯器(memory compiler)到其廣受歡迎的miniIP平台。miniIP平台是專為滿足超低耗電及晶片面積微縮等需求而設計的元件庫(Cell Library)及矽智財(Silicon IP)平台;此次推出的超低耗電miniRAM隨機存取記憶體編輯器(Single-Port SRAM Compiler)及miniViaROM唯讀記憶體編輯器(Via ROM Compiler)所產生的嵌入記憶體組塊,與同一製程的其他產品相比,能在不減損效能的情況下,降低AC功耗達70%,並縮小13%的面積。

系統單晶片(SoC)中內置的記憶體組塊的數量及面積正與日俱增,成為晶片中耗電最大與成本最高的部份。根據一份ITRS的研究報告,在2008年之前,系統單晶片中嵌入記憶體的面積,將由目前的50%增加到超過80%。有鑑於此,智原科技特別投入大量的人力及資源重新設計記憶體架構,提高嵌入式記憶體存儲區的密度,使得晶片中的記憶體組塊在不犧牲效能的前提下,仍能顯著縮小晶片面積與減少耗電。

智原矽智產研發暨業務協理王心石表示:「智原科技的miniIP平台自推出以來已獲得廣泛的客戶採用,目前市面上已有多項影音及多媒體產品中的晶片是採用智原的miniIP平台做設計。本次推出的RAM與ROM記憶體編輯器將協助客戶進一步降低晶片中的記憶體耗電及所佔面積,協助客戶達到降低晶片成本以及延長最終產品電池續航力雙重成效,提升市場競爭力。」

智原本次推出的miniRAM (FSA0A_D_SL)及miniViaROM (FSA0A_D_SP)均採用聯電0.18微米GII邏輯製程,目前已經可供客戶立即採用。智原miniIP平台中的其他組件包含:miniLib標準元件資料庫(Standard Cell Library),miniIO一般用途I/O,miniPLL鎖相迴路(Phase-Locked Loop,PLL)以及miniROM擴散層可程式唯讀記憶體編輯器(Diffusion ROM Compiler),目前已有多家ASIC及IP客戶使用,且在聯電0.13微米與0.18微米邏輯製程中量產成功。




投票數:   加入我的最愛
我來評論 - 智原miniIP平台新增ROM與SRAM記憶體編...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首