Global Sources
電子工程專輯
 
電子工程專輯 > 網路技術
 
 
網路技術  

NS首款CPRI串聯/解串器內含延遲校正測量電路

上網時間: 2006年09月27日     打印版  Bookmark and Share  字型大小:  

關鍵字:NS  串聯器  解串器  SCAN25100  SCAN12100 

美國國家半導體(National Semiconductor,NS)推出一款可支援新一代基地台架構的先進串聯/解串器──SCAN25100。新款CPRI (通用公共射頻介面)串聯/解串器的延遲校正測量準確度,保證可高達正或負800ps,而且訊號電壓及抖動方面的表現也號稱超過CPRI介面標準的有關規定,是全球首款具備這個雙重保證的串聯/解串器。

此外SCAN25100可以利用電路板上的兩個鎖相迴路,自動將遠程射頻轉發器(radio head)調校至與負責數位處理工作的基地台同步。採用多天線技術的分散式基地台架構只要利用這款串聯/解串器,可提高射頻效率及資料傳輸量,加強系統設計的靈活性,以及擴大覆蓋範圍,同時也可降低反射(backhaul)、場地限制及擴大頻寬等方面的成本。

SCAN25100除了適用於新一代的GSM、CDMA、W-CDMA、CDMA2000、WiMAX、TD-SCDMA及其他基地台架構之外,也適用於雷達系統、衛星通訊設備、測試儀器、醫療造影設備、高能粒子加速設備及其他高效能的資料傳輸系統。

NS表示,基地台的供應商及營運商必須充分利用現有的頻譜,提高寬頻網路的容量,以及進一步擴大其覆蓋範圍,才可在符合成本效益的基礎上,確保能夠傳送大量資料及行動通訊設備的寬頻視訊。由於目前的調變及編碼技術無論在頻率還是速度方面,已接近理論上傳輸極限,因此供應商及營運商都紛紛將技術改革的重點放在打破地域的限制上,例如採用分散式基地台架構以及更多的天線,以便為廣大的行動電話用戶提供媲美DSL線路的卓越傳送效果。

分散式基地台架構的射頻電路並非設於基地台,而是改為設於各自的天線之上,讓射頻系統不必集中在一個地方。這些遠程射頻轉發器(RRH)會產生互連延遲及同步問題,對中央基地台造成干擾,因此技術上仍有許多問題尚待解決。SCAN25100除採用正申請專利的高精度延遲校正測量(DCM)電路,而且其中的發送及接收系統鎖相迴路都各自獨立,因此系統無需另外添加任何元件,而架構也無需進行複雜的修改,也可準確測量延遲時間,以及確保遠程射頻轉發器可以順利與中央基地台保持同步以作配合。

為了進一步提高行動電話的傳輸量及覆蓋範圍,從而降低單位資料量的傳輸成本,一個重大的技術方向就是必須採用具備多元光束方向控制能力的“智慧型”天線以及已加設遠程射頻轉發器的多輸入和多輸出天線。但這些多天線系統對準確計時有更嚴格的要求,而採用傳統的邏輯電路設計很難準確校正基地台與這些遠程射頻轉發器之間的延遲。

為確保可以追蹤短至200ps的光纖延遲變動,SCAN25100特別加設DCM電路,以便能夠準確測量基地台至遠程射頻轉發器以及各遠程射頻轉發器之間的光纖延遲時間,而且準確度保證可達正或負800ps。這個正申請專利的延遲校正測量電路也可準確指出晶片本身的確定性延遲時間,以及測量晶片以外的系統延遲。

延遲校正測量電路採用透明的作業方式,不會干擾CPRI資料鏈結。系統軟體可隨時啟動延遲校正測量電路,必要時甚至可以每隔5ms便發出一次啟動指令,例如追蹤指定溫度範圍內的光纖延遲變動時便需要較頻密啟動延遲校正測量電路。

NS的2457.6Mbps、1228.8Mbps及614.4Mbps SCAN25100 CPRI串聯/解串器,除內建延遲校正電路及獨立的發送和接收系統鎖相迴路之外,還具備先進的高速混合訊號和時脈管理以及訊號調節等功能。此外該晶片還內建可設定的串列發送解強調及接收等化電路,其抖動及電壓方面的表現,都超出CPRI有關高電壓和低電壓作業時的標準規定。

這款晶片也具備8b/10b編碼、線路代碼擾亂、逗號偵測、鎖定偵測、CPRI訊號和訊框遺失、串列終端、可設定的LVTTL或1.8V的CMOS平行介面、具備JTAG SCAN測試能力的IEEE 1149.1/6、以及其他功能。由於具訊號抖動抑制能力,而且具備8kV的靜電釋放及熱插接等保護功能,適合做為光纖、基架以及15米或更長電纜的解決方案。

SCAN12100是SCAN25100的低速版,有1228.8Mbps及614.4Mbps兩個速度可供選擇,其他的功能基本上與SCAN25100晶片相同,目前已有量產供貨。這兩款晶片以CPRI封包器協定作為高階FPGA代碼,以確保可以充分發揮系統分割功能。按照客戶要求而編寫的高階代碼可以隨時載入現有的低成本FPGA之內。

這個特別為其優化的系統分割設計將類比串聯/解串器、計時及延遲校正測量等複雜的功能整合到SCAN25100及SCAN12100之內,而可重新配置的FPGA則負責執行邏輯功能。這種系統分割設計在抑制訊號抖動及加強計時準確性方面都有優良表現,而且可確保系統設計適用於未來一代的產品。




投票數:   加入我的最愛
我來評論 - NS首款CPRI串聯/解串器內含延遲校正測...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首