Global Sources
電子工程專輯
 
電子工程專輯 > 功率技術/新能源
 
 
功率技術/新能源  

LTB技術有效改善多相直流轉換器響應速度

上網時間: 2006年09月29日     打印版  Bookmark and Share  字型大小:  

關鍵字:負載瞬態提升  轉換器  微處理器  紋波  電感 

高性能微處理器需要具有快速瞬態響應的低壓大電流供電系統。因此,作為這些微處理器的電壓整流模組(VRM),交錯多相同步降壓轉換器已獲得廣泛應用,因為它們允許在小訊號條件下採用更快速的系統控制器,可減少輸出電壓紋波,降低輸入輸出電容成本。不過在具有很大和快速負載變化期間,交錯相移會影響輸出電壓。

在與輸出功率相關的交流變量基礎上對系統穩定性和小訊號行為的研究結果顯示:系統狀態變量是流經等效電感的總電流和輸出電容上的電壓降。多相交錯系統可以用這些變量完全表徵,並等效於只有一個單相位的DC-DC轉換器,其中線圈能用被並聯的全部電感(等效電感)代替,等效開關頻率是單相開關頻率的N倍(N為相位數量)。

從這種模型可以看出,為何用比單相系統更高的GBWP可實現更快的控制系統。當然,這樣做還有助於保持輸出電壓的穩定,即使在負載瞬變時也能獲得穩壓。

然而,最近的CPU電氣規範中負載瞬變速率已經高達1,200A/uS(50ns為100A),使得控制系統幾乎不可能即時響應這種陡峭的變化。結果是中頻以上輸出濾波器電容的成本上升,如22uF多層陶瓷電容(MLCC)電容。

動作延遲

目前使用的控制器均為上升沿架構或下降沿架構,每種架構都有各自的優缺點。採用下降沿控制架構的控制器在每個時脈週期的開始打開,這種控制器可以響應控制器打開時發生的任何瞬態事件。然而,如果瞬態事件發生在控制器關閉期間,那麼它必須等到下一個時脈週期才能做出響應。而採用上升沿架構的控制器在每個時脈週期內是關閉的,這種控制器可以響應在它關閉時發生的瞬態事件,但必須等到下一個時脈週期才能響應這種控制器打開時發生的瞬態事件。在這兩種架構中,一般都會在PWM比較器的輸出端放置一個鎖存器,用以在響應瞬態事件時建立一個週期的延遲。

雙沿調變器在判斷何時打開或關閉時不受時脈週期的約束,打開訊號取決於誤差訊號。同樣的,誤差訊號會通知控制器何時關閉。這種架構再加上快速輸出反饋即可允許所有相位同時響應瞬態事件。雖然基本的雙沿調變器可以改善系統性能,但很重要的是還能解決導入系統響應延遲和妨礙理想瞬時響應的其它架構問題。如果將‘動作延遲(action delay)’看作是從控制器識別負載瞬變的發生到命令接通所有上側(highside)功率MOSFET的時間,那麼對這一延遲的影響因素至少有以下幾種:

1. 遙測(Remote sense)可用來以完全差分的方式檢測CPU上的電壓,通常採用運算放大器實現。運算放大器導入的延遲為Trb=1/BGWPrb(Trb=100ns),其中GBWPrb在10MHz左右。遙測放大器必須從反饋路徑中移除,這可以透過只檢測遠端內核心接地(core ground)實現,這樣會損失高頻共模抑制比(CMRR)。

圖1是傳統的遠端緩衝記憶體連接,這裡的遠端緩衝記憶體會導入延遲Trb,因為它位於反饋路徑上。圖2所示的遙測是在反饋路徑外實現的,因此Trb=0。


圖1:全差分CPU遙測


圖2:CPU地遙測

2. 與純粹的雙沿架構相比,採用鎖存器的雙沿實現方案會降低系統響應速度,不能發揮雙沿架構優勢。為充分發揮雙沿架構優勢,系統中必須取消時脈和鎖存器。然而,以成本為主導的解決方案受內嵌功率MOSFET驅動器的控制器的控制。這些驅動器會在每個開關邊沿產生噪音,從而降低類比前端的抗噪音能力,並需要冒很大的抖動風險。限制基底噪音的方法有好幾種,如精確的IC設計、噪音隔離的矽組件等。這些方法中有兩種具有較大的PWM斜坡(ramp)和鎖存PWM脈衝(latched PWM pulse)。

鎖存雙沿PWM調變器有很強的抗噪音性能,但它會產生正比於開關週期的長動作延遲Ta。當然也取決於負載瞬變發生的時刻。

在鎖存式雙沿PWM調變器中,最長的動作延遲發生在下側功率MOSFET接通時負載瞬變發生的時刻。約T/2的動作延遲是可能的,其中T為開關週期。沒有鎖存器的雙沿調變器可以大幅改善消除Ta後的動作延遲。

3. 誤差放大器本地環路必須在負載瞬變發生時避免急劇的輸出電壓下降。這樣控制環路可以忽略PWM斜坡,強迫所有的PWM脈衝為‘1’,從而同時接通上側的功率MOSFET。此時要求控制電壓處於飽和狀態。為產生誤差放大器飽和狀態,需在反饋網路中插入電容Cp,如圖3所示。


圖3:負載瞬變時的COMP飽和

Cp為控制電壓(COMP)提供了導數分量(derivative component)。大的Cp電容可以使COMP更快飽和,很容易高於PWM斜坡電壓,但會使系統變得不穩定,或可能產生抖動(因此增大輸出電壓紋波需要更多輸出電容)。如果Cp很小,系統雖然穩定了,但COMP電壓可能不會上升到高於PWM斜坡電壓,這是一個存在的風險。

無論如何,將控制電壓推高到高於PWM斜坡電壓的時間取決於PWM斜坡有多高,誤差放大器斜率(GBWP)有多少:通常斜率為10V/s,PWM斜坡電壓為2V。斜率產生的延遲Tsr=200ns。通常在數據表中斜率(和GBWP)很難得到保證,因為它可以擴展得非常大。這種擴展使得這部份動作延遲不可預測。

Cp的值必須認真選擇,需要考慮到即使在最壞的斜率情況下(甚至不知道),COMP電壓也會上升到高於PWM斜坡電壓。Cp的增加會產生抖動(增加輸出電壓紋波),使系統變得不穩定。穩態狀況需要在負載瞬變過後很長一段時間才能恢復。

就Cp的選擇也有個矛盾之處:選擇Cp時需要考慮即使在最壞斜率情況下COMP電壓也能高過PWM斜坡,但Cp值也會設置負載瞬變後轉移的能量值。過高估計Cp會為輸出帶來太多能量,從而產生較大的回鈴(ringback)電壓並增加穩態的恢復時間。新一代非線性控制響應可以解決這個問題,它能取消延遲Tsr,大幅改善盒狀核心電壓響應特性。

4.電源驅動器是控制器決策的硬體變換器(transducer)。電源驅動器能以最小延遲執行命令非常重要。該延遲等於T1和T2之和,其中T1代表切斷下側功率MOSFET和接通上側功率MOSFET間的時間,T2是向驅動器本身傳送邏輯命令所需的時間。

具有嵌入式驅動器的控制器通常能減少這一延遲,因為它們沒有T2。該延遲來自控制器內的低速數位緩衝記憶體以及控制器與外部驅動器之間的大走線電容。通常商用控制器的數位緩衝記憶體具有約1kΩ的飽和驅動電阻,而5英吋左右的走線電容約為100pF,因此可以得出T2 100pFx1kΩ=100ns。

延遲T1是驅動器內部延遲與Tfall下側和Trise上側時間的總和。T2延遲可能是100ns,T1也可能是100ns。

在瞭解這些延遲參數後,在表1中我們比較了幾個主要的延遲參數。


表:主要的延遲參數值比較
動作延遲有多個貢獻因素:Trb、Ta、Tsr、T1+T2。以下將介紹如何減少除Tsr以外的所有因素,同時也會介紹與沒有鎖存器的純雙沿調變器相關的所有考慮因素。

LTB技術可消除Tsr

負載瞬態提升(Load Transient Boost,LTB)使用的‘負載瞬態感測器’是一種能在dv/dt超過內部閘限時提供尖脈衝的電路。該電路的靈敏度可透過改變與LTB接腳連接的外部網路進行設置。該感測器可以識別加載負載和斷開負載兩種瞬變情況。

如圖4所示當發生負載瞬變時(加載負載),‘加載PWM斜坡電壓’輸出端的電壓(紅色)被設置為雙沿PWM斜坡的下層基值,從該值開始形成斜率為m的斜坡;當負載斷開時,‘負載斷開PWM斜坡電壓’輸出端的電壓(藍色)被設為雙沿PWM斜坡電壓的上層基值,從該值開始形成斜率為m的斜坡電壓。


圖4:負載瞬態提升方案

參考圖5,每個負載加載\斷開PWM斜坡再與控制電壓(COMP)進行比較,產生正確的PWM脈衝,其脈衝寬度代表了系統需要的正確能量值。而誤差放大器將繼續在‘小訊號’條件下工作。


圖5:負載瞬態提升控制

負載斷開時,上述脈衝會切斷所有功率MOSFET,特別是下側的功率MOSFET。這可大幅改善輸出電壓響應。加載負載時,名為‘PWMBOOST’的脈衝將與每個PWM脈衝在每個相位進行‘或’作業。‘或’作業可取消交錯相移,並傳送誤差放大器要求的正確數量能量。‘LTB BRAKE’是一種數位濾波器,可以跳過最接近的交錯PWM脈衝,直接到PWMBOOST。這款濾波器能夠顯著地提高輸出電壓響應。

與LTB技術相關的動作延遲有幾個ns:它直接以數位方式動作,對交錯相移進行重置。這一延遲主要是由感測器比較器引起的(約10ns)。因此LTB技術可以將Tsr從100ns減少到10ns,並且最重要的是它能使系統對沒有保證的參數擴展不敏感。它還使得系統更‘線性’,因為LTB傳送的能量是直接由誤差放大器控制的。

當所有上側功率MOSFET導通而增加電感電流時,整個電荷被用來在動作延遲(AD)時間內保持輸出電壓。這意味著只有MLCC電容(通常為90%)才能提供輸出電壓,因為總MLCC電容的等效ESR(等效串聯阻抗)遠小於總大容量(bulk)電容,即15×10uF MLCC的總ESR為0.16mΩ,而4×560uF大容量電容的總ESR為1.5mΩ,比率為1:10,因此所需電荷的90%由MLCC電容提供。

可根據AD計算得出在負載瞬變ΔIo和時間長度To後至少需要多少MLCC電容才能保持輸出電壓在給定電壓下降ΔVout內。動作延遲後電感電流增加TL,其中:


在式中,L=電感值;N=相位數量;Vin=多相輸入電壓;Vo=輸出電壓。根據幾何公式計算可以得到:


該電荷的90%由MLCC維持,而10%由大容量電容提供,因此可以得到:


因此,與動作延遲直接相關的MLCC電容數量就變得非常重要,因為它們直接與成本有關。

模擬與實驗結果

模擬結果的依據是以下材料清單和規範:

1. 帶Intel socket 775的BTX母板模型;

2. 帶嵌入式驅動器和位於反饋路徑外的遙測電路的N=3相交錯控制器;

3. 開關頻率為450kHz;

4. 在To=50ns內負載瞬變範圍為15A到65A(ΔIo=50A);

5. 電感L=200nH、DCR為0.5mΩ;

6. 大容量電容Oscon 4×560uF,ESR為6mΩ;

7. MLCC電容15×10uF和3×22uF;

8. 系統輸出阻抗(固定偏差)Rd=1mΩ;

9. 每相上側1×STD55NH30LL;

10. 每相下側1×STD95NH30LL;

11. 輸入電壓Vin=12V;

12. 輸出電壓Vo=1.4V;

13. 輸出電壓紋波<10mVp-p。

模擬結果顯示了交錯相移如何被取消。當交錯相移為零時,輸出電壓由MLCC電容維持,最重要的是22uF的MLCC電容。為了去除任何回鈴或過多的傳送能量,LTB Brake機制可減少流進三個電感中任一個的電流。因此,輸出電壓具有真正的輸出阻抗(盒狀波形)。4~5us後輕微的下衝是控制環路恢復穩態狀況的所需時間,它與系統的總GBWP和電流共享環路增益有關。在這個低頻點,系統對大容量電容的數量很敏感。

如果採用公式1、2和3以及之前所述的電氣規範,可以得出:ΔVout =Rd×ΔIo=1mΩ×50A=50mV;TL=314ns;ΔQ =12uC;CMLCC =216uF。該等效電容對應於15×10uF和3×22uF。

在負載斷開時,LTB脈衝切斷所有功率MOSFET。這一功能可以減少輸出大容量電容的額外電荷,因為電感電流的斜率從Vo/L到(Vo+Vd)/L有了很大的提高,其中Vd是下側功率MOSFET的體-漏二極管電壓降。該功能還能避免負電流流進電感,從而取消輸出電壓反向回鈴。

實驗測量結果是利用第一款實現LTB技術的商用產品獲得的。該產品是意法半導體的L6713A,該元件採用完整機制減少動作延遲,包括反饋路徑外的遙測,非同步雙沿調變器,LTB技術和嵌入式驅動器。該元件可採用2個或3個交錯相位,適合Intel的VR10.x、VR11和AMD的K8-F處理器使用。

實驗與模擬結果的相同材料清單和相同規範有關。少量的回鈴來自於建模不完善的母板寄生效應。基於上述原因,輸出電壓尖峰也要高於模擬結果。加載負載和斷開負載時的響應時間(恢復穩態狀況所需的時間)對模擬和實驗測量來說是相同的。

作者:Osvaldo Zambetti

Alessandro Zafarana

意法半導體公司




投票數:   加入我的最愛
我來評論 - LTB技術有效改善多相直流轉換器響應速...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首