Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

克服奈米製程缺陷 Synopsys開發新型ATPG技術

上網時間: 2006年11月10日     打印版  Bookmark and Share  字型大小:  

關鍵字:ATPG  時序關鍵路徑  延遲缺陷  靜態時序分析工具  EDA 

由於傳統的自動化測試模型生成(automatic test pattern generation,ATPG)技術,並非鎖定對90奈米和以下製程愈來愈重要的小延遲缺陷問題所設計;為解決上述問題,Synopsys宣佈與日本半導體技術研究中心(STARC)合作開發新型ATPG技術。

Synopsys測試自動化產品市場經理Chris Allsup指出,在90奈米及以下節點,製程變化可導入影響時序關鍵路徑的小延遲。儘管躍遷延遲(transition-delay) ATPG支援線上測試,它並不能發現最壞情況下的關鍵路徑,缺乏定位小延遲缺陷所需的精確時序資訊。

Synopsys的解決方案採用Synopsys PrimeTime靜態時序分析工具提供的pin-slack資訊,將關鍵路徑資訊導入到ATPG製程。ATPG和故障模擬工具就能依此製作關鍵路徑的排名。Allsup表示,STARC在過去兩年中協助開發並驗證該技術,設立了一套用於評估這項新技術有效性的評價系統。

Allsup透露,新APTG技術將於明年邁入商業化,用於Synopsys的Galaxy測試平台。

(參考原文:Synopsys develops new ATPG technology)

(Richard Goering)




投票數:   加入我的最愛
我來評論 - 克服奈米製程缺陷 Synopsys開發新型AT...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首