Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

Altera新版Quartus II軟體可提供更佳功耗性能

上網時間: 2006年11月20日     打印版  Bookmark and Share  字型大小:  

關鍵字:Quartus  Stratix  FPGA  軟體  65nm 

Altera公司推出Quartus II版本6.1軟體,幫助設計人員實現優異的性能和效能。該版本對PowerPlay功率消耗最佳化工具進行了改進,與Altera Stratix III FPGA的可編程功率消耗技術相結合,總功率消耗比Stratix II FPGA降低了50%。與競爭65nm元件相比,Quartus II版本6.1軟體在Stratix III FPGA上性能平均快出一個速率等級,編譯時間平均縮短55%。

這一版本的PowerPlay功率消耗最佳化工具與Stratix III晶片的可編程功率消耗技術緊密結合,這種獨特的創新幫助設計人員獲得非常好的性能,從根本上降低了功率消耗──都是自動同時完成。對於Stratix III FPGA設計,PowerPlay工具在編譯時自動分析客戶的設計,確定性能最關鍵的路徑,然後,將相應的模組設置為高性能模式,而其他邏輯則設置為低功率消耗模式。

由於Altera的核心佈局佈線技術取得了實質性進步,與競爭65nm FPGA及其設計軟體相比,Quartus II版本6.1軟體和Stratix III FPGA組合在設計性能和編譯速度上具有明顯的效能優勢。使用Altera性能基準測試方法,Quartus II版本6.1軟體和Stratix III FPGA性能平均快出一個速率等級;使用最大努力對比方法時,最多快出三個速率等級;使用時序約束對比方法時,編譯時間平均縮短55%,最大達到80%。而且,在所有這些基準測試中,Quartus II軟體所需要的電腦記憶體要少50%。

TimeQuest時序分析器首次在Quartus II版本6.0軟體中導入,是由FPGA供應商提供的第一款也是唯一一款時序分析器,為Synopsys設計約束(SDC)時序格式提供全面直接性的支援,該格式是高級和高密度設計成熟的業界標準。設計人員使用TimeQuest工具可以建立、管理和分析SDC時序約束,迅速達到時序逼進。這一ASIC功能時序分析器在版本6.1中進行了改進,為Stratix III FPGA提供更精確的模型,實現更高的性能。新的SDC編輯器縮短了編譯時間,簡化了約束建立,資料表發生器和SDC格式擴展支援進一步簡化了電路板級設計。

Quartus II版本6.1軟體對Altera新的Stratix III元件以及其他CPLD、FPGA和結構化ASIC系列提供軟體支援。其性能和效能改進的其他特色包括:多處理器支援、分離視窗支援、晶片規劃器、高級I/O時序、接腳規劃改進、以及擴展對Linux的支援等。




投票數:   加入我的最愛
我來評論 - Altera新版Quartus II軟體可提供更佳功...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首