提高可靠性的ESD保護設計考量

增加產品特性、減少產品尺寸一直是手持產品設計人員面臨的挑戰。當手機、數位相機、MP3播放器和PDA提供更多功能時，其I/O埠也隨之增多，導致靜電放電(ESD)進入系統並干擾或損壞積體電路。此外，由於特性的增加和功能整合，IC設計對ESD更加敏感。設計人員必須使IC盡可能提供最有效的ESD保護，同時還要讓額外的保護元件不佔用太多機板空間和成本。

設計人員為電路選擇合適的保護元件時有一些必要考慮。ESD保護二極體的主要功能在於增加手持產品的可靠性。保護元件提供的可靠性需對應元件的特定應用，且不能干擾元件功能。公認的系統級ESD標準波形定義是IEC61000-4-2波形，其特點是快速上升時間小於1ns(見圖1)。此波形的規格需要四種不同的ESD水準。多數設計人員需對產品進行嚴格檢測，保證其接觸放電為8kV。

當設計人員為電路選擇保護元件以提高可靠性時，可能需回答以下問題：

1. 電容器要求和所保護的線路ESD情況如何？

2. 保護元件箝位ESD脈衝的電壓是多少？

3. 元件的長期性能如何？

4. 電容器要求和所保護的線路ESD情況如何？

確定合適的ESD保護元件時，必須考慮的第一個問題是保護線路的速度是多少。對高速線路如USB2.0，需要小電容器二極體確保無損訊號完整性。本文將專注於公共應用，如速度較低的鍵盤、側鍵和電源線，因此不討論小電容器。

許多低速應用受到最嚴重的ESD影響。按鈕等應用受到的ESD衝擊最多，因為在正常使用中他們被觸控的頻率高於其他應用。因此，與可攜式元件上的其他應用相較，這些應用受到嚴格ESD脈衝的頻率較高。此外，當可攜式設計變得越來越小，按鈕越接近IC，ESD越容易與電路耦合。對於這種惡劣的環境，採用提供足夠箝位特性的ESD保護元件，確保IC不受損是最重要的。但是因為空間受限，許多設計沒有容納ESD保護元件的足夠空間。因為它們的尺寸小和有限的ESD箝位功能，兩種在低速線路上最常用的ESD保護解決方案是壓敏電阻和矽ESD保護元件。本文將比較這兩種元件的差別。

保護元件箝位ESD脈衝電壓

確定特定應用的最佳保護元件時，設計人員必須考慮ESD保護元件箝位輸入ESD事件的方法。較小的箝位電壓在IC上通過的能量越小，受保護IC的損壞機率也越小。受ESD脈衝輸入的元件上電壓波形會顯示元件的箝位特性。箝位電壓的定義是保護元件啟動後，ESD波形電平關閉的電壓。一些元件並沒有明顯的電平關閉電壓，但電壓波形以下的面積與IC在ESD事件中受到的能量成正比，因此在比較兩種保護元件時這是最重要的因素。

為比較矽ESD保護元件和壓敏電阻的箝位特性，必須選擇兩種用於相同應用的元件。它們的封裝尺寸、工作電壓必須相似，而且電容器範圍須適合應用。目前最常見的封裝尺寸和最小的單線ESD保護是0402尺寸，面積約為1mm x 0.6mm。可攜式應用中的多數低速線路是0到5V的直流線路，要求的工作電壓在5到6V之間。對於低速線路，電容器超過50pf是可以接受的。符合上述要求的兩個元件是安森美半導體的ESD9X5.0ST5G ESD保護元件和Amotech的AVLC5S02100壓敏電阻。兩者的尺寸都是0402，電容器超過50pf，且工作電壓在5~6V之間。

比較這些元件性能的最好方法是在IEC61000-4-2 8kV接觸脈衝作為元件輸入時，觀察元件的箝位特性。圖2在同一張圖中顯示了每個元件對於正負ESD脈衝的響應。

圖1：IEC61000-4-2波形，其特點是快速上升時間小於1ns

圖2：每個元件對於正負ESD脈衝的響應

從圖2的螢幕截圖中，矽晶片解決方案(藍色波形)的ESD脈衝箝位電壓與壓敏電阻方案相較明顯低得多(黑色波形)。安森美的矽元件箝位ESD脈衝僅高於和低於直流電平(0~5V)，於線路的正脈衝為6.8V，負脈衝為1.6V。壓敏電阻元件沒有真正的箝位機制，但從ESD脈衝響應來看，此技術的吸收效應比矽元件的箝位效應更大，逐漸下降到安全電平。這種緩慢的下降可以使脈衝曲線下的面積更大，所以IC的能量更大。透過壓敏電阻得到的額外能量比採用矽元件而損壞IC的風險更大。

大多數採用低速線路的應用每天在正常使用中都承受許多ESD脈衝。因此，選擇可承受許多脈衝而不影響系統性能的保護元件相當重要。為了讓ESD元件不干擾系統功能，它不能在正常工作中導通，但當產生破壞性的ESD脈衝時則須快速導通。要測試元件在正常工作中是否會干擾系統，必須測試元件在多個ESD脈衝後的漏電。為獲得壓敏電阻性能的整體評估，必須檢測第二家公司的壓敏電阻，且比較時必須包括為相似應用設計元件，它們具有0402尺寸，電容器超過50pf，工作電壓在5V和6V之間。兩個滿足上述要求的元件是安森美的ESD9X5.0ST5G ESD保護元件和Innochip的壓敏電阻ICVN0505X150。

圖3顯示了終生壽命測試結果，其中依照IEC61000-4-2 8kv接觸輸入在Vr=5V處的漏電測試，記錄了超過1,000次ESD脈衝。

圖3：終生壽命測試結果

元件的長期性能

壓敏電阻和TVS解決方案在沒受到任何ESD脈衝前，最初的漏電非常小(小於0.1uA)。在前10個脈衝時，漏電中有一個大突波讓壓敏電阻超過100uA，然後在每個脈衝中緩慢增大。這是因為壓敏電阻技術吸收更多的ESD脈衝，使之隨著每次衝擊而品質下降。當漏電增加時，因為正常功能被干擾或電池壽命縮短，提高了系統可靠性故障的風險。但安森美的矽元件無需吸收即可箝位脈衝，因此即使1,000個脈衝，品質也不會下降，使漏電低於0.1uA。在很多個衝擊中這種低漏電降低了在產品壽命中出現品質問題的機會。

整體而言，壓敏電阻和矽ESD保護元件減少了IC在ESD脈衝中的能量。當設計變得越敏感時，設計人員就必須增加保護元件，以箝位ESD脈衝到更安全的電平。與壓敏電阻相較，矽ESD保護元件所供的箝位電壓更低，且在受到許多ESD衝擊時能保持最小漏電。對於可靠性要求高的設計，矽ESD保護元件將提供最有效的解決方案。

作者：Lon Robinson

ESD保護二極體市場行銷工程師

安森美半導體