Global Sources
電子工程專輯
 
電子工程專輯 > 記憶體/儲存
 
 
記憶體/儲存  

性能再升級 ISi第二代「浮體」記憶體誕生

上網時間: 2006年12月18日     打印版  Bookmark and Share  字型大小:  

關鍵字:ISi  bulk CMOS  AMD  時脈頻率  浮體記憶體 

一家研發“浮體(floating-body)”記憶體的新創公司Innovative Silicon (ISi),近日宣佈推出一種能夠把1到0的邊界(margin)及資料保留時間指標提高10倍的技術。AMD已在2005年12月取得了ISi上一代DRAM應用" target=_blank>Z-RAM的授權,目前也已獲得了第二代技術的授權。

浮體RAM是一種與絕緣層上覆矽(SOI)製程相結合應用的技術。它取消了用於一般晶片中DRAM位元細胞內的電容器。在CMOS元件中,形成電晶體的電荷受固定電壓約束。在SOI中,不受約束的電晶體“浮”在厚厚的氧化層上方的矽中。要使浮體的特性與電容器類似,就要在該浮體的兩側施加經過特別控制的電壓。

對那些應用SOI晶圓生產高效能處理器的公司來說,如AMD、IBM或飛思卡爾(Freescale),浮體RAM (FB-RAM)方案有幾點優勢,包括快速的讀寫時間,比嵌入式DRAM的單位體積更小,而且大小只有6電晶體SRAM (six-transistor)的1/5左右。ISi的首席科學家Serguei Okhonin拒絕就該公司如何改進其浮體技術進一步解釋,只說這種記憶體在“不同的模式”下運作。

性能的改進可望為Z-RAM開闢更廣範圍的應用。第二代版本可望升級得更好並能夠在65奈米製程上實現每平方毫米5Mb的密度,而在45奈米的儲存密度則大於每平方毫米10Mb。當性能最最佳化後,在陣列中該記憶體能達到400MHz的時脈頻率;當功耗得到最最佳化後,功耗可以被降低至10microwatt/MHz。

Z-RAM二代技術已投入生產並被證實完全是一種90奈米的記憶體,此外它正以65奈米和45奈米製程節點在若干工廠測試晶片。該公司也在更小的幾何尺寸及多閘(multigate)/FinFET元件上展示了每個位元的作業,因此可預見升級到次45奈米製程技術亦無困難。

AMD主管技術開發的副總裁Craig Sander在由ISi發佈的一份聲明中表示:「密度、功耗及性能的結合,加之具有與我們的標準製造製程相容的技術,將使之成為我們未來微處理器應用中極具吸引力的方案」

(參考原文:Innovative Silicon revamps SOI memory, AMD likes it)

(Peter Clarke)




投票數:   加入我的最愛
我來評論 - 性能再升級 ISi第二代「浮體」記憶體...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首