Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

新增多項功能 Averant發表新版Solidify驗證工具

上網時間: 2007年06月05日     打印版  Bookmark and Share  字型大小:  

關鍵字:形式驗證  Solidify 5.0  SystemVerilog 

Averant發表其形式特性驗證(formal property verification)工具最新版本Solidify 5.0,聲稱在形式驗證領域取得了多項技術進展。新特性包括驗證管理(verification management)、等級驗證(hierarchical verification)和覆蓋擴展(coverage expansion)。

Solidify是包含多語言支援、原始程式碼除錯和模擬介面的靜態功能特性驗證工具。它接受RTL原始程式碼和驗證特性,提供特性分析、除錯追蹤(debug tracing)、模擬測試平台、模擬比監視器和覆蓋報告等功能。在Solidify 4.0版本中,Averant增加了新的Guided Proof System (GPS),據稱能實現快速“錯誤搜尋”。

新的5.0版本中將GPS升級,添加了驗證管理功能。自動化的等級驗證令用戶能在一級層次內驗證特性,然後到下一層。Averant表示這種新方法可令驗證方法更嚴密。此外Solidify 5.0據稱是首款支援SystemVerilog聲明(SystemVerilog assertions,SVA)和特性規格語言(Property Specification Language,PSL)之“isunknown”結構的特性校驗器。此外,新版本還能利用多處理器工作站。Solidify 5.0將於7月上市。

(參考原文:Averant claims advances in formal verification)

(Richard Goering)




投票數:   加入我的最愛
我來評論 - 新增多項功能 Averant發表新版Solidif...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首