LVDS故障防護電路設計技巧解析

低壓差分訊號(LVDS)是一種已獲得廣泛使用的差分訊號技術，主要用於高速數位訊號互連。在很多應用中，LVDS接收器需要故障防護功能，以避免在輸入連接不正確時產生不確定的輸出狀態。本文將分析三種主流故障防護功能的電路設計和性能參數。電路設計比較分析可提供工程師利用故障防護電路實現高速數據傳輸的技巧。

最近幾年來，用於高速數據互連的低壓差分訊號(LVDS)在消費性電子、高速電腦週邊設備和電信/網路及無線基地台中獲得了廣泛應用。LVDS在性能、功耗、噪音、EMI消減以及成本方面具有明顯的優勢。透過恰當的設置，可以在10到15公尺長的雙絞線上，或是超過1公尺的PCB走線上實現100Mbps到800Mbps的LVDS訊號傳輸。負載為100歐姆時功耗僅為1.2mW，且基本上與頻率無關。

本文將說明將討論LVDS故障防護功能，這對於正確的LVDS設計非常重要。我們將討論三種故障防護電路、分析其特性，並提出應用範例。

LVDS基本參數和優勢

首先將簡單地瞭解LVDS訊號和電路配置的基本架構。圖1顯示了一個簡單的、基本的LVDS傳輸與接收電路。接收器是一個比較器，其絕對轉換閾值電平為50mV。無論是電纜或是PCB走線對，其傳輸線都設計成100歐姆的差分阻抗。圖2顯示了在介質上的共模和差模訊號電平。在圖1和圖2中，VID為LVDS接收器的輸入差分電壓，VOD為LVDS發送器的差分輸出電壓，VCM是共模電壓。

用一個電流源連續驅動兩個緊耦合的纜線或走線，無論差分模式如何變化，傳輸介質上的共模電流和電壓都不會隨時間而變化。一般來說，數位傳送速度主要受限於負載上的寄生電容和電感。對於圖1中顯示的LVDS電路，大多數的負載電容對於驅動器(發送器)均呈現為共模阻抗。另一方面，絕大部份電感來自晶片或負載接腳，而不是來自匹配的傳輸線。而且，寄生電感的值相對較小，對於訊號完整性的影響可以忽略不計。由於負載上的共模電壓沒有變化，來自負載寄生電容的大部份影響被消除了。因此，LVDS可以比CMOS或TTL訊號的數據速率高很多。

由於兩根纜線或走線非常靠近，因此只有共模影響EMI。在傳輸期間的共模變化可以忽略不計，這意味著LVDS具有非常低的輻射電平，即使在很高的工作速率下也是如此。同時，由於僅有350mV的低差分電壓擺幅，100歐姆的終端電阻上只有1.2mW的?定功耗，而且與數據速率無關。與CMOS、TTL等單端訊號所消耗的高功率相較，LVDS的低功耗是非常顯著的。

圖1：基本的LVDS Tx和Rx電路原理圖。

圖2：LVDS訊號的共模和差模。

故障防護功能

大多數的LVDS接收器需要內部或外部的故障防護電路，如此一來，當出現一個特殊的鏈路狀況或產生故障時，接收器的輸出將呈現一個已知的邏輯狀態，通常為邏輯高電平。以下列出了需要啟用故障防護功能的鏈路狀況或故障情況。

•輸入開路：若LVDS晶片具有多個接收器埠，未使用的接收器輸入應該保持開路狀態，輸出應該是穩定的邏輯高電平。

•輸入懸浮：如果LVDS驅動器處於三態，驅動器處於斷電狀態，或者鏈路中斷，LVDS必須具有一個穩定的邏輯高電平輸出。

•輸入短路：如果兩個平行的LVDS線或走線短路，這將是一個錯誤的連接，必須保持邏輯高電平輸出狀態。

設計師還希望故障防護功能在噪音環境中能夠保持穩定的性能，而且對LVDS正常工作的影響可以忽略不計。

故障防護電路性能分析

有三種基本的故障防護電路類型：外部偏置電路，路徑中電路和平行電路。我們將介紹每種電路如何工作，並分析它們各自的性能優勢和劣勢。

外部偏置故障防護電路

這種故障防護功能電路比較簡單，由三個外部連接到接收器輸入接腳的電阻組成(圖3)。

圖3：外部故障防護電路

在這種設計中，當線路未被驅動時，在兩個輸入接腳之間設置一個正偏置電壓，以便讓接收器的輸出處於邏輯高電平狀態。可根據以下?述來設置VID偏置值。

電路的共模電壓遵循以下關係式：

例如，要在一根懸浮線的VID上獲得50mV的偏置電壓，我們可以選擇R1=4,170歐姆，R2=2,450歐姆。如果我們假設噪音的振幅小於VID的偏置電壓，那麼接收器的輸出將處於邏輯高電平。

這種故障防護電路廣泛用於早期的LVDS接收器中。由於它提供了根據懸浮線上的噪音水準來外部設置偏置電壓的靈活性，並提供了一個共模返迴路徑以及一個ESD放電路徑，這種電路曾經很受歡迎：

然而，這種設計一些缺點限制了其在目前LVDS設計中的使用。

•對於單個LVDS鏈路來說，需要兩個電阻或許不是什麼負擔，但若使用多個鏈路，特別是在多通道應用中，這個問題就值得考慮。

•目前LVDS數據速率可達800Mbps，而針對電腦週邊設備和網路連接甚至可高達2Gbps。在這麼高的數據傳輸速率下，由VID偏置產生的非均衡接收器閾值電壓可以導致相當大的工作週期失真，並增加抖動。

•對於差分噪音來說，它具有低的噪音餘量，因為VID偏置不能被設置得過高。

•這種電路對於輸入短路故障來說是無效的。當短路時，VID偏置電壓源也被短路，LVDS輸出將呈不穩定狀態。

路徑中的故障防護電路

路徑中的故障防護設計類似於外部偏置故障防護方法，但此處的R1和R2被整合在LVDS接收器中，因此VID上的偏置現已是一個內建的電壓源。該電路廣泛應用在某些LVDS接收器中。圖4所示為一個等效電路。

圖4：路徑中故障防護電路結構圖。

採用路徑中電路設計，選擇R1和R2的電阻值使內部VID偏置電壓值處於30mV到50mV之間。即使當輸入短路時，也要插入正VID偏置，這使輸出在以上三種需要故障防護保護的條件下都處於高電平。

這種路徑中的設計超越了外部偏置方法，因為它克服了後者的某些缺點。路徑中故障防護電路取消了外部電阻，而且能在輸入短路時工作。

不過，儘管如此，對於某些應用來說，路徑中故障防護方法依然具有較大的一些缺陷：它不具有設置偏置電壓的靈活性；它導致不均衡的接收器閾值，劣化工作週期性能，並增加抖動；‘路徑中’噪音噪音餘量的較低。

平行故障防護電路

大多數Maxim的LVDS產品均採用這種平行故障防護電路中，它克服了前面兩種故障防護電路的主要缺點，如圖5所示。

圖5：平行故障防護電路原理圖。

在圖5中，比較器監測電壓軌的電壓電平，並與VCC-0.3V的參考電壓比較。如果軌電壓高於參考電壓，其輸出就處於邏輯高電平。然後，這種邏輯高電平阻止接收器的輸出通過一個或閘，故障防護功能被啟動。這種配置可以在上述三種需要故障防護功能的情況下，將LVDS輸出拉到邏輯高電平：開路、浮置和短路。只要共模電壓低於基準電壓VCC(0.3V)，這種功能設計就能正確地實現。

相較於兩種傳統方法，這種平行故障防護方法提供了某些獨特的優勢：對於共模和差模，它提供了非常高的噪音餘量；其配置是對稱的，對工作週期和輸入差分訊號的抖動沒有影響。

儘管有這些獨特優勢，但使用這種平行方法也存在顧慮。對於多點或長距離的點對點應用，共模負載電容可能會相對很大。當產生故障時，該電路需要一些時間來對共模電壓電平進行充電，使其達到VCC為0.3V。這個過程反過來又會對故障防護功能增加啟動延遲。

本文小結

本文討論了三種不同故障防護電路的設計、作業與優劣勢，它們分別是外部偏置、路徑中和平行電路。從文中可看到，對於LVDS故障防護功能來說，目前仍未出現一種完美的解決方案。分析顯示，平行方法比其它兩種方法可以在更多條件下獲得更好的性能。

作者：Chung Wu

Maxim整合產品公司資深工程師