IBM開發終極低k電介質─氣隙技術

針對32奈米節點及更先進的半導體製程節點發展藍圖中，都必須採用超低k電介質來降低相鄰金屬線之間的寄生電容，特別是在互連層上。IBM公司最近開發出一種所謂的氣隙(air gap)技術，可在32奈米晶片的金屬線間製造完全的真空狀態，以減少互連層36%的寄生電容。該公司宣佈即將使該超低電介質技術投入商用化。

“IBM公司的氣隙增強型電介質正應用於該公司的32奈米製程節點中，”WeSrch.com公司總監David Lammers表示。“這意味著它也是2009-2010年間IBM所有研究合作夥伴的發展方向，包括AMD、Sony、東芝和飛思卡爾等，這些公司都已紛紛表示支持32奈米製程的氣隙技術。”

IBM公司已經將其位於紐約East Fishkill的先進製造生產線改用氣隙技術，並已利用該技術製造出系統級性能可提高10%到15%的下一代Power6微處理器。隨著製程與技術的進一步最佳化，IBM預期到2010年以前，系統級性能將可提高30%，或是在相同的性能等級與冷卻條件下，減少30%的熱量產生。

‘空氣間隙’(Air gap)的說法其實並不恰當，因為在這種技術中，互連層之間存在的是真空狀態而非空氣，用以減少源於先進製程節點高功耗所產生的寄生電容。‘氣隙’是透過增加一個無光罩製程步驟而形成的，該步驟使用了聚合物奈米材料來蝕刻金屬互連層上緊密間隔連線之間的電介質，因而減少其寄生電容。

IBM這種專有的聚合材料能夠在300mm晶圓上自行組裝數萬億個大小均勻的奈米級細孔，接著透過在金屬互連線之間蝕刻出真空隔離間隙來取代大部份的電介質。

“該技術的真正突破點在於利用了自我組裝奈米材料(self-assembling nanomaterial)，”負責airgap專案的首席科學家IBM院士Dan Edelstein提到。“我們已經發明並完善了一種能夠自我組裝為尺寸僅有20nm細孔的材料，這比採用微影技術所獲得的結構更小5倍。利用這些細孔結構，我們可在間隔非常非常緊密的互連線之間形成真空間隙。”

1997年，Edelstein架構出一種銅互連的方法，此後該技術成為一項業界標準。現在，Edelstein預言，如欲持續競爭力，其他晶片製造商就必須採用IBM的真空隔離技術。

“氣隙技術就像銅互連技術一樣成就了重大的突破，”IBM公司系統與技術事業部門的技術資深副總裁兼部門主管John Kelly評論道。“過去，所有人都採用銅互連技術，而現在，一旦明白其技術原理後，所有的公司都將轉向氣隙技術。”

“利用IBM稱為‘air gap’的細孔來減少電容並不是什麼新鮮事兒，這個概念在十年前就已經被提出來了，”英特爾公司元件研究總監Mike Mayberry指出。

他表示，“英特爾目前並未投入氣隙技術，因為我們曾進行一些實驗與建模，發現了兩個關鍵性問題：這些細孔把機械應力從一處轉移到另一處去，因而可能造成晶片失效；此外，在聯結上下互連層使其更為緊密時，可能因降低互連層而進一步引發可靠性的問題。”

就Mayberry的觀點而言，“這些問題的存在使得氣隙技術的吸引力大打折扣。不過可能有更好的實現辦法，因此我們將持續關注並評估這種技術。”

他表示，英特爾將繼續評估低k電介質的其他選擇方案。

圖：此技術的重點在於利用自組奈米材料以在互連線間形成真空間隙。

“我們目前採用碳摻雜氧化矽的方式來加大晶格，這相當於插入了大小為2奈米的氣隙，我們稱之為氣孔(pore)。這種碳摻雜技術可使我們現有的低k介電常數降至3以下。我們現正評估幾種提高氣孔尺寸的方案，比如把氣孔建構在電介質分子中，來取代在晶格中製造缺陷以產生氣孔的摻雜方案，或者是採用介電常數低至2以下的鐵弗龍(Teflon)等聚合物。”

英特爾、東芝、Sony和許多其他公司都已在先進製程節點採用氣隙技術，以進行減少寄生電容的實驗，但IBM公司宣稱其奈米材料才是成功實現真空隔離互連層的關鍵。

“關於氣隙技術實驗的論文比比皆是，不同之處在於我們發明了一種可讓氣隙技術實現商用化的聚合物。此外，我們還將在現有的一款功能型微處理器上進行驗證，”Edelstein表示。

“我們也已掌握了這種聚合物的合成過程，且有能力為我們的晶圓廠中大量供應這種奈米材料，使我們的晶圓廠中透過相同的工具和規則來使用它，就像是普通的光阻劑一樣。”

這種聚合物能夠自我組裝佈滿尺寸僅20奈米細孔的多孔矩陣，透過這些細孔，互連線之間的電介質可被蝕刻掉，並以純真空取而代之。真空的介電常數最低──理論上，如果金屬線之間的所有電介質都被完全去掉的話，該介電常數可低至1.0。然而，就目前的情況而言，只能儘量蝕刻出足夠的真空間隙，使介電常數降低至2.0。相形之下，目前最低的多孔低k電介質常數為2.4。

“過去40年來，我們都採用k值為4的玻璃作為互連絕緣體，”Kelly表示，“整個產業也在這40年間持續致力於使介電常數降低到3以下，而現在我們把它降低到了2，這項成就使得我們在性能上突飛猛進，並取得進一步延伸摩爾定律的途徑。”

圖2：IBM的氣隙技術採用可自組為奈米級模板(右上)的聚合物(左上)，來蝕刻金屬線(左下)間的電介質，使其形成真空狀態(右下)。

Kelly聲稱，利用氣隙技術可望一步就實現了摩爾定律連線性能提升約兩個世代。IBM表示，這一聚合物步驟可被直接投入任何CMOS晶圓廠的標準製程中，只需要用它的聚合奈米材料取代普通的光阻劑，即可在金屬連線之間形成介電常數為2.0的超低k值間隙。

“這種聚合物的作用就像是用於蝕刻模板上的光阻劑犧牲層。我們只是用它來形成直徑約20nm細孔的原始圖案，再根據圖案蝕刻於現有的玻璃絕緣體上，” Edelstein說。“然後，再技巧性地把這些細孔結合在一起，構成互連線之間的真空間隙。最後的步驟則是把下一層電介質覆蓋在具有真空間隙的互連層上。”

IBM公司選擇氣隙作為低k電介質，不僅是因為它所具備的低k特性，也是因為氣隙技術不會在晶片製造中添加任何新的材料。例如，英特爾曾表示它利用介電常數為2.4的低k材料進行實驗。而IBM則選擇不導入新材料，採用能在標準半導體製程設備中運作的氣隙技術。

Edelstein 解釋道，“我們按照一般步驟來進行，並不改變建構連線層級，但在每個互連層之後增加一些製程步驟來形成間隙，目的是移除金屬互連線之間的絕緣體，然後密封整個互連層以保持真空。”

對於IBM公司而言，該技術存在的最大未知數是真空隔離互連層上的新增中空內部結構將如何影響晶片可靠性。目前，IBM聲稱主要的侷限性在於進行真空隔離的互連層數目，無可避免地會影響到整個晶片的可靠性。

氣隙技術製程是由IBM公司加州Almaden研究中心，以及紐約T.J. Watson研究中心共同開發的。此外，紐約州立大學阿爾巴尼分校奈米科學與工程學院也與IBM位於East Fishkill的半導體研發中心合作進行奈米材料的研究。

作者：羅克鈴