統一功率格式降低SoC功耗

今年初在美國拉斯維加斯舉辦的消費電子展(CES)告訴我們，如果要問電子設計領域最重要的三件事是什麼：答案就是：低功耗、低功耗和低功耗。系統單晶片(SoC)設計人員必須在為手持設備提供更多功能性的同時延長其電池壽命。這是一個艱鉅的挑戰。

迄今為止，設計人員都必須完全靠自己精心設計策劃，把各種專門的設計技術、低功耗最佳化IP模組和單元庫，與半導體製程技術相整合起來。有些團隊失敗了，有些設計團隊則完成得很出色。

為了協助日益壯大的設計團隊，EDA產業必須為設計人員提供能夠使整個流程順利執行的自動化解決方案。這些解決方案必須對功率進行最佳化，同時滿足所有其它的設計和市場要求，包括速度、成本和IC製造良率。

功率問題概況

透過在系統級進行權衡取捨，作出相關決策，可大幅降低消費設備的功率和能源消耗。有關系統劃分(亦即確定何種功能性由硬體或軟體實現)、元件及IP選擇的決策，對降低功耗和系統性能及功能性的影響非常大。

例如，在一個基於硬碟的MP3播放器中，對功率管理而言，關鍵的架構性特徵之一是軟體控制數據緩衝系統，其允許硬碟每次提供相當於長度幾分鐘的音樂，然後停止旋轉，等待下一次的音樂。儘管現在許多行動電話都已在架構級對語音通訊進行了高度最佳化，來自消費者的壓力仍然迫使設計師增加從電子郵件到串流視訊，乃至MP3播放器的大量其它功能。

這樣一來，系統設計師又不得不使用越來越先進的架構來管理功率。為了支援這種工作，EDA產業不斷提高自身的系統級功率建模工具，以向系統設計人員提供關於架構性決策影響的反饋資訊。

硬體功率管理技術

一旦確定了系統架構，選定了主要的應用IC，就可以運用各種硬體功率管理技術了。

RTL設計人員可以利用各種技術，如時脈閘控、邏輯和單元電路級功率最佳化，以及多執行緒電壓設計等，作為基於合成設計流程的標準部份。這些技術的自動應用可降低功耗，同時保持性能、可測試性與可製造性。但這需要一個整合時脈閘控單元和邏輯單元的庫來提供多種驅動力和多個閾值電平，還需要工具來使用這些單元庫的功能。現在的EDA工具已具備這種能力，而這些技術的使用也越來越普及。

動態功率與V2成正比，因此要把動態功率降至最小，關鍵在於降低電源電壓。設計人員已開始採用晶片上多電壓域：較高的電壓域用於高性能模組，如處理器和緩衝記憶體；較低的電壓域用於其它工作頻率較低的模組。該方案必須在工作電壓不同的模組間插入電平轉換器。這種大膽的設計是根據主要元件(如處理器)的工作負載，動態地為它們分配電源電壓和時脈頻率，被稱為動態電壓頻率調變(DVFS)技術。

隨著製程幾何尺寸不斷縮小到90奈米、65奈米及以下，漏電流問題越來越突出，限制了手持設備的電池壽命。為了把泄漏功率降至最低，設計人員開始採用功率閘控技術─切斷未使用的模組的電源，通常是利用晶片上開關切斷。如此一來，在斷電和上電的域間就需要隔離單元，還需要一種策略來保存切斷期間的狀態。

對一些有峰值處理要求(如視訊編碼/解碼)，但又有大量時間處於空閒狀態下的消費應用而言，這些技術極為有效。利用一種自適應功率管理方案，設計人員就可以大幅提高所設計晶片的性能，而當設計中某些模組的工作負載減少時，能使其以超低功耗模式工作。

透過正確的硬體設計及其它因素，DVFS和功率閘控技術可透過軟體來控制，實現大幅節能，延長電池壽命。

UPF來降低動態和靜態功耗。

">
圖：在設計中與golden RTL合作，透過DVFS和功率閘控技術，在全設計流程中系統化地使用UPF來降低動態和靜態功耗。

這些自適應技術都需要更智慧的設計自動化技術和更靈活的IP。設計人員需要一種方法來詳細說明功率意圖，即明確哪一個域由哪一個電源供電，哪一個域可被切斷，以及何時採用何種策略來保存切斷期間的狀態。設計人員通常希望這種設計意圖的確定與RTL無關，因為特定的RTL模組在不同應用中可能有不同的功率意圖。

因此，實現工具必須設置功率意圖，並在適當的位置插入電平轉換器、隔離單元和保持暫存器，並把功率正確路由到晶片中的所有元件。尤其是，這些工具需要對訊號進行適當緩衝，亦即，當需要訊號時緩衝器上電，不需要時切斷。這些路由規則中有一部份可能會變得相當複雜。

簽核工具現在必須包含電壓依賴性時序和功率網格完整性。驗證(規則的和動態的)必須能夠處理因增加功率閘控技術而產生的設計行為變化。IP供應商也必須協助開發出範圍更廣泛的低功耗IP，包括電平轉換器、隔離單元、保持觸發器和功率閘控開關。為了支援DVFS，還必須對單元庫進行特徵化以用於大電壓範圍，而不僅侷限在一兩個特殊的工作點上。

統一功率格式

幸運的是，業界主流公司已開始聯手合作推出低功耗解決方案，把更加自動化的EDA工具、更靈活的IP、標準格式和功耗要求更嚴格的製程技術整合在真正的端到端解決方案中。最近，Accellera標準組織內有多家半導體、EDA和IP公司聯盟正積極開發一種統一功率格式(UPF)。UPF提供了一個機制來描述與RTL無關的設計功率意圖。它允許設計人員定義功率閘控所需的功率域、隔離策略和保持策略。它還允許設計人員定義電平轉換器策略和功率狀態表，用來處理多個功率域。利用UPF，可以使全設計流程中的所有工具統一化，以實現和驗證相同的功率降低策略。

作者：Mike Keating

資深技術專家

先進技術部

Synopsys公司