Global Sources
電子工程專輯
 
電子工程專輯 > 製造/封裝
 
 
製造/封裝  

解決晶片間互連 3D封裝取得重大技術突破

上網時間: 2007年07月30日     打印版  Bookmark and Share  字型大小:  

關鍵字:3D封裝  矽穿孔  TSV 

IBM計劃在今年樣產首款利用金屬實現晶片間直接互連的商用元件,此舉雖小,但卻在邁向3D封裝的演進道路上建立了一項新的里程碑。這種新型的晶片設計方式可能提高多種系統的性能,並降低其功耗和成本。

在2008年,IBM這位藍色巨人的新型功率放大器(PA)也將投入量產,據稱其PA產品可為電源/接地層提供多達100個直接金屬連接。這種連接方式可使產品功耗降低40%-該特性在手機或Wi-Fi配接器中至為關鍵。

目前,業界共有十幾家大小型公司正追求所謂的‘矽穿孔’(TSV)或其它形式的3D封裝技術,以作為晶片間直接互連的下一個巨大躍進,而IBM公司正是其中之一。日前,一群半導體技術專家曾齊聚一堂,首次為TSV技術草擬產業發展藍圖,並希望正式的發展藍圖能夠在今年年底出爐。

3D封裝技術超越了目前廣泛使用的系統單晶片(SoC)和系統級封裝(SiP)方法。該技術不再採用介質基板和導線,而是讓原始矽晶圓透過幾十微米寬的微小金屬填充孔相互槽嵌在一起。相較於目前封裝方式所能達到的水準,該技術能以更低的功耗和更高的數據速率來連接多種不同的元件。

“為了連接這些微米級的過孔,目前所採用的各種毫米級導線必須再加以處理。”晶片產業研發聯盟Sematech的互連部門總監Sitaram Arkalgud表示,“終極目標是找到一種方法將異質堆疊中的CMOS、生物微機電系統(bio-MEMS),以及其它元件連接起來。為此,業界或許需要一個標準的3D連線協議來佈局過孔。”Arkalgud也參與起草3D晶片發展藍圖。

“這將為晶片產業開闢一片全新的天地,”市調機構VLSI Research創辦的WeSRCH網站總監David Lammers表示。

攀登3D階梯

IBM將採用循序漸進方式來啟動3D封裝技術。除了PA以外,IBM還計劃採用該技術使微處理器與接地層連接,以穩定晶片上的功率分佈,而這將需要超過100個過孔來連接穩壓器和其它被動元件。

IBM已經完成了一款設計原型,並預計此舉能將使CPU的功耗減少20%。不過,“我們還未決定將其插入產品計劃的哪個環節。”IBM探索研究小組資深研究經理Wilfried Haensch表示。

IBM的最終目標是採用數千個互連元件來實現CPU和記憶體之間的高頻寬連接。IBM已將其藍色基因(Blue Gene)超級電腦中所使用的客製Power處理器改為TSV封裝。新的晶片將能與快取記憶體晶片直接搭配,目前,採用該技術的一款SRAM原型正在IBM的300mm生產線上,利用65nm製程技術製造。

“我認為,2010年將出現採用該途徑來連接快取記憶體的微處理器,”Lammers指出。“我認為,真正需要這種技術的是具備超過10顆核心的處理器。因為,在那樣的情況下,處理器和記憶體之間的頻寬將會出現問題。”

在英特爾和AMD間持續進行的競爭中,該新技術將會成為一個重要籌碼。雖然AMD與IBM合作開發製程技術,但AMD可能必須向IBM取得該封裝技術的特別授權─這也許會發生在32nm節點世代,Lammers介紹。

英特爾也在開發TSV技術。英特爾計劃在未來的兆次(Tera-Hz)處理器研究中採用這種技術,該公司研發部負責人Justin Rattner在去年的英特爾開發者論壇(IDF)上曾如此表示。

IBM聲稱,TSV可使晶片上數據傳輸所需的距離縮短1,000倍,並使每個元件的互連性增加100倍。“這項突破是IBM十多年來的研究結晶,”IBM半導體研發中心副總裁Lisa Su表示。

晶片製造商多年來一直在研究3D互連技術,但截至目前為止,該技術仍被認為是一種針對特定應用領域的昂貴技術。工程師一直在研究穿孔、晶圓級接合,以及其它替代的技術。由於眾多專家相信2009年將出現一場互連危機,所以針對3D互連和封裝的需求已變得日益迫切。這場危機的根源在於:隨著晶片製程節點的微縮,晶片設計中鋁或銅導線也變得越來越細,因而導致潛在的時序延遲以及多餘的銅阻抗。

但即使IBM已經提出聲明,業界仍面臨著成本、良率和測試等一系列棘手問題,專注於封裝議題的Prismark Partners公司資深顧問Brandon Prior表示。

新興的晶片堆疊技術目前仍不成熟且十分昂貴。此外,晶片堆疊的熱耗散則是另一個主要問題。如今,已有幾家公司正樣產TSV產品,但卻沒有一家能顯現出足以取代目前穩定的接合技術或能在PoP技術上取得新進展的潛力。

的確,堆疊多個封裝基板的方法仍是目前封裝技術中最熱門的發展部份,Amkor公司業務拓展經理Lee Smith表示。美國電子工程設計協會(Jedec)已經為該方法建立了一系列標準,而且這些技術現正被整合記憶體和邏輯晶片的手機堆疊迅速採用,Smith介紹。

Tessera希望能借助PoP發展之勢持續進步。該公司已發佈了自有的MicroPILR技術,這是一種更具革命性的方法,適用於多種廣泛的晶片和板卡應用。

有些專家認為,記憶體將會成為首批採用TSV技術的元件之一。但傳統的導線接合製程和目前的晶片堆疊技術也將繼續進步。隨著各種3D封裝途徑的成本不同,它們也將推動3D封裝技術在許多應用中的需求。

Sematech公司已開始研究一種更具成本效益的模型,它能用以將不同的技術映射至最適合的相對應用中,Arkalgud介紹。今年底,具備映射功能的最原始模型可望上市,但其內容將會隨著時間的發展而變化,他說。

眾所矚目的焦點

的確,使業界各公司集中精力於幾種3D封裝技術,以及這些技術所帶來的挑戰,都是目前該領域所面臨的最大障礙之一,Arkalgud指出。

“業界正處在這樣一個關卡:解決方案太多,使得人們無法在前進的道路上達成共識。如果你現在向5個人詢問解決該問題的方法,可能會得到5種以上的答案,”他表示。

TSV的發展藍圖將發表在下一版本的《國際半導體技術發展藍圖》(ITRS)中,此舉將可產生促進產業達成共識的積極作用。成本搭配文件則可能是另一股推動的力量,Arkalgud接著說。

一旦達成共識,業界還必須解決一連串的技術問題。包括如何組合及排列3D晶片堆疊、如何一致性地生產和處理所需的超薄晶圓等。如何簡單地鑽通並填充這些微小的過孔(其孔深與孔徑之比為10:1、直徑小至90微米),這些問題都曾經是IBM面臨的主要挑戰,Haensch表示。但是他並未透露IBM製程的細節。

“一旦開始蝕刻這些小孔並形成新的電鍍層時,便會產生一些碎屑而影響良率,”VLSI Research的Lammers表示。

已經很熱的晶片在直接堆疊時將會產生更多的熱,因此如何耗散這些熱就成為另一個難題。工程師正研究如何將最熱的晶片安置於堆疊外部的作法,但目前仍缺乏夠好的熱模擬工具,以確定在使用時哪個區域最熱或最涼,Arkalgud指出。

工程師一旦解決了製造中所遇到的難題,那麼該技術將可為晶片設計打造出更多新的可能性。由於快取記體一般都佔據了CPU晶片的大部份面積,因此如果處理器能與多個SRAM進行直接的高頻寬連接,那麼也許就不再需要內部快取記憶體了。

作者:麥利、馬立得




投票數:   加入我的最愛
我來評論 - 解決晶片間互連 3D封裝取得重大技術突...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首