Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

為解決訊號完整性問題 高速互連標準開始起草

上網時間: 2007年08月07日     打印版  Bookmark and Share  字型大小:  

關鍵字:訊號完整性  interconnect  高速互連 

某標準組織正起草一個技術規格草案,以解決目前訊號完整性領域最頑固的一個問題─即如何精確地對5Gbps及更快的互連進行建模。一家供應商已經開始根據I/O Buffer Information Specification (IBIS)的工作推出參考模型。

這種稱為Bird的應用程式編程介面(API)描述了一種方法,使用可執行文件查詢高速互連,而無需知道生產廠家使用的專利技術。該API適用於EDA軟體工具、硬體測試器,或者二者結合使用。

到目前為止,在沒有從生產廠家獲得其專利技術的所有資訊的情況下,工程師沒有確切的方法驗證速度為5 Gbits/s或者更高的互連模型。在測量這種速度的晶片時,傳統的測試通常提供閉眼圖(closed eye diagram),因為不知道如何確切地表示生產廠家的專屬均衡技術。

晶片供應商通常提供其元件的軟體模型,但是其格式多樣,且通常互不相容。這樣使OEM工程師幾乎不可能對使用來自多家供應商的晶片的高速系統進行精確模擬。

對於製造高速路由器和交換機的工程師而言,這個問題尤其困難。隨著5Gbps PCI Express規格的出現,這個問題可能擴展到範圍更大的電腦和週邊設備製造商。

IBIS Advanced Technology Modeling技術小組對這個問題已經研究了兩年多。在日前召開的會議上,小組同意Bird API草案已經相當完善,能夠用於生成參考模型。Signal Integrity Software公司首先推出這樣的模型。

SiSoft的業務發展經理Todd Westerhoff表示:“這些模型能夠每分鐘對一百萬位元數據進行建模。要模擬商業化的均衡法和時脈恢復方案需要上百萬的數據,因此性能完全足夠。”

IBIS小組希望根據製作和使用這樣的模型對API進行除錯。如果一切順利,小組可能在9月將最後的API提交批准。

這個過程也並不完全順利。參與這個工作的一位顧問告訴EE Times,Agilent正與一家大型的晶片製造商(據信為IBM)合作開發另一種方法。這兩家公司可能在9月份在中國的IBIS會議上推出這種方法。

Cadence Design Systems公司的工程師是此API工作的主要力量,其名稱來自Buffer Issue Resolution Documents,其中的部份文件產生於1990年代。Cadence在今年年初的DesignCon會議上使用IBM的6 Gbps串列器/解串器展示了這種方法。

(參考原文:Draft spec helps high-speed designs fly)

(Rick Merritt)




投票數:   加入我的最愛
我來評論 - 為解決訊號完整性問題 高速互連標準開...
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首