Global Sources
電子工程專輯
 
電子工程專輯 > 放大/轉換
 
 
放大/轉換  

為高性能訊號路徑選擇放大器和ADC(上)

上網時間: 2007年10月09日     打印版  Bookmark and Share  字型大小:  

關鍵字:DSP  類比數位轉換器  ADC 

由於更新、更強大的處理器和DSP實現了從前難以實現的訊號處理技術,現代電子設計已變得愈來愈複雜。許多設計中的類比電路變得愈來愈小,但電路板的其他部份亦需要獲得更高性能以搭配更高的系統複雜度。隨著系統時脈速度和解析度的提高,更新、功能更強的類比數位轉換器(ADC)因應而生,為處理引擎提供訊號,同時也需要更高性能的類比前端(AFE)來驅動它們。目前在許多系統中,類比前端被視為系統總體性能的限制性因素。為了保證可用性能最大化,對所需設計專長的要求也隨之提高。

10年前,典型的高速類比前端設計可能涉及驅動以幾十MSPS取樣率取樣的8或10位元類比數位轉換器。然而,今天的高速8位元應用能夠以接近於GSPS的取樣率取樣,全新12位元和14位元應用將精度和高速設計融為一體,以超過100MSPS的取樣率取樣。醫學超音波和軟體無線電等應用向來要求非常複雜的類比前端設計,但現在設計已節節提升,且在其他領域的應用也愈來愈多,如雷達、RFID(射頻辨識)、影像處理和量測系統等領域。因此,美國國家半導體高速放大器和資料轉換器部門收到的應用支援需求大多是關於應如何更佳地驅動類比數位轉換器。其它常見的問題包括:驅動這種類比數位轉換器的最佳放大器是什麼?如何實現類比數位轉換器的最大有效位元數(ENOB)?這種類比數位轉換器的最佳濾波器是哪種?

本文旨在幫助高速資料擷取系統設計師了解驅動類比數位轉換器的類比前端和時脈所帶來的系統性能限制因素。為便於理解,首先將剖析通用類比前端、回顧基本的取樣系統類型,並考慮取樣和保持流程(hold process)機制。文中另將探討用以驅動類比數位轉換器的放大器類型及電路模組,研究重要的訊號路徑設計考慮因素、介紹放大器和類比數位轉換器設計中一些需要考慮的重要高速性能規格,以及透過美國國家半導體最新的差動放大器解決方案,探討實際的設計應用。

通用類比前端訊號路徑包括訊號源、低雜訊放大器(LNA)、類比數位轉換器驅動器、通道濾波器、取樣時脈和類比數位轉換器等級組成。如圖1所示。

為了實現類比前端設計的解析度最大化,必須盡量削減類比前端的每一級對處理訊號造成的雜訊和失真。雜訊係數F可衡量每一級所產生的雜訊。雜訊係數F是將某一級的總輸入參考雜訊除以訊號源造成的輸入雜訊。最常見的雜訊係數(NF)為10 log F。不考慮濾波器的情況下,著名的Frii公式給出了總體串聯路徑雜訊的演算法。


其中FLNA = LNA雜訊係數;GLNA=LNA增益;FDriver=驅動器級的雜訊係數;GDriver=驅動器級增益;FADC=類比數位轉換器雜訊係數。

從公式中可以看出,類比數位轉換器驅動器雜訊和LNA的增益分別出現在分子和分母上。因此,通常在第一級選擇可用最低雜訊LNA並儘量取得高一點的增益。由於驅動器雜訊要除以LNA增益,因此對整體雜訊系統的影響不大,訊號路徑越遠,每一等級雜訊性能的重要性將變得愈來愈低。

低雜訊放大器下面是類比數位轉換器驅動級(driver stage)。在一個需要對低至0Hz訊號做出回應的系統中,直流耦合放大器是唯一選擇;但在交流耦合系統中,還可以選擇使用變壓器。在此類應用上,變壓器向來都非常流行,因為它們能夠在不增添訊號雜訊的條件下實現增益,而且市場上未出現合適的高速放大器。但是,變壓器在運行頻率範圍上是有限的,並造成較差的差動輸出平衡性,然而,差動輸出平衡在驅動差動輸入類比數位轉換器方面是很重要的。變壓器在實現增益時還會使驅動類比數位轉換器的訊號源電阻倍增,再加上類比數位轉換器輸入電容,會導致系統頻寬頻寬削減。儘管與變壓器相比放大器造成了更多雜訊,但提供了更好的增益平穩度,並且只需透過設定外部電阻即可獲得任何需要的增益水平,而變壓器所產生的增益則受限於可實現的圈數比。另外,放大器的輸出電阻更低,且電阻值不大受增益選擇影響。另外,放大器可使直流準位能夠更好地調節處理訊號,以滿足類比數位轉換器輸入共同模式要求。

各級之間的訊號路徑可以是單端也可以是差動,這種選擇取決於初始訊號源。對於擁有單端輸出的訊號源,如需差動驅動訊號,可使用‘單端對差動等級’來實現。例如:要求驅動差動輸入類比數位轉換器、訊號路徑需額外增加幾釐米或要求在雜訊環境下實現最佳性能等。儘管差動路徑性能高,但確實也有缺點,如元件數量增加、機板面積擴大、成本提高、更為複雜的濾波器設計,以及多種訊號源之間更為複雜的切換。

圖1:通用類比前端結構圖。
圖1:通用類比前端結構圖。

通常,取樣資料系統可以分為兩大類。最簡單的是為大家所熟悉的基頻奈奎斯特(Nyquist),更確切的說是第一奈奎斯特(1st Nyquist)系統。另一種更為複雜,也就是所謂的帶通(band pass)、窄頻、次取樣(sub sampled)或中頻(IF)取樣。基頻訊號路徑通常是直流耦合,而IF帶通訊號路徑依定義是交流耦合。在傳統的第一奈奎斯特系統中,類比數位轉換器以取樣率fs對輸入進行取樣。其中fh至少是類比數位轉換器輸入最高訊號頻率的2倍,如圖2a所示。

圖2a:第一奈奎斯特基頻取樣,其中fs>2fh。
圖2a:第一奈奎斯特基頻取樣,其中fs>2fh。

圖2b:第一奈奎斯特基頻取樣,其中fs<2fh。
圖2b:第一奈奎斯特基頻取樣,其中fs<2fh。

圖2c:採用低通濾波器的第一奈奎斯特基頻取樣。
圖2c:採用低通濾波器的第一奈奎斯特基頻取樣。

圖2d:第一奈奎斯特基頻取樣>2x過取樣,放寬低通濾波器要求。
圖2d:第一奈奎斯特基頻取樣>2x過取樣,放寬低通濾波器要求。

為避免fs/2以上的更高輸入頻率退至第一奈奎斯特區間造成混疊,正常情況下會透過一個低通通道濾波器將類比數位轉換器輸入頻率限制於第一奈奎斯特Fs/2區間,如圖2b所示。

為充分利用類比數位轉換器的動態範圍,通常需要確保在類比數位轉換器輸入上任何區域外不需要的訊號分量被濾波至1/2 LSB以下。這是很難實現的,如果目標輸入訊號分量過於接近fs/2,則需要非常高階的濾波器來實現充分的急速下降特性,如圖2c所示。

一種解決方案是提高類比數位轉換器的取樣率並對頻率跨越奈奎斯特區間的輸入訊號進行過取樣,同時放寬通道濾波器的設計,如圖2d所示。高速基頻取樣廣泛運用於需要將直流訊號轉為GHz訊號的測試和測量應用中。

低取樣系統(undersampled system)運用輸入或全功率頻寬大幅高於取樣率的類比數位轉換器。例如,現代100MHz取樣類比數位轉換器的輸入頻寬為1GHz是司空見慣的。這允許頻率>>fS/2的5MHz窄頻輸入可以在遠遠低於傳統奈奎斯特fs的取樣率下進行低取樣,將輸入訊號頻率轉化至第一奈奎斯特基頻區間內。如圖3a所示,訊號A是轉化後的理想訊號。

圖3a:將處在第八奈奎斯特區的所需訊號A>>fs進行欠取樣至第一奈奎斯特區間。
圖3a:將處在第八奈奎斯特區的所需訊號A>>fs進行欠取樣至第一奈奎斯特區間。

圖3b:未能對所需訊號A進行帶通濾波使不需要的訊號與所需訊號混疊,在基頻上阻止了恢復。
圖3b:未能對所需訊號A進行帶通濾波使不需要的訊號與所需訊號混疊,在基頻上阻止了恢復。

圖3c:帶通濾波器防止了不需要的訊號B在訊號A周圍形成混疊。
圖3c:帶通濾波器防止了不需要的訊號B在訊號A周圍形成混疊。

在實際情況中,在更高輸入頻率下,類比數位轉換器輸入級轉換率是有限的。為了實現類比數位轉換器最小失真性能,建議將低取樣訊號的中心頻率控制在不超過類比數位轉換器全功率頻寬的10~30%範圍內。

確保在基頻上從所有混疊成分(aliased components)中恢復最理想訊號的關鍵是通道濾波器。這種情況下,帶通濾波器將會把所有干擾頻率和雜訊都從類比數位轉換器輸入中除去。如果沒有該濾波器,這些干擾頻率和雜訊會在基頻中與希望獲得的訊號形成混疊。圖3b展示了第二個不需要的訊號B從第七奈奎斯特區退入與訊號A混疊,並在基頻上阻止了恢復。圖3c顯示所需要的帶通濾波器。

如圖3c所示,在低取樣系統中,相關的目標訊號頻寬還同時過取樣,如5MHz頻寬受到100Mhz取樣,其中在類比數位轉換器之後應用數位後濾波器以改善類比數位轉換器的SNR和動態範圍,同時實現雜訊處理增益。雜訊處理增益的前提是:類比數位轉換器輸入參考雜訊被視為平均分佈,從0至fs/2的第一奈奎斯特區間內雜訊密度恆定。透過將輸入頻寬BW限制在fs/2以下,頻寬BW中類比數位轉換器雜訊將被削減,使得類比數位轉換器動態範圍擴大和解析度提高。以下公式可得出額外處理增益。

處理增益=10 log (fs/(2* BW))

其中BW為濾波訊號頻寬。在fs=100MHz、BW =5MHz時,處理增益為10dB。要實現處理增益最大化,建議在最高取樣率下進行過取樣,進而可實現最低類比數位轉換器輸入雜訊密度以及後處理最窄的BW。許多現代無線電和雷達系統中都採用了低取樣(under sampling),其中單類比混合器級將RF訊號降頻轉換為IF訊號,然後直接將之低取樣整合數位基頻。最終訊號經過進一步數位處理後提取。與單轉換或雙轉換方法相比,這種方法削減了類比混合器和濾波級的數量。在單轉換或雙轉換方法中,RF訊號在類比域中被多次降頻轉換,然後才在基頻上轉換。但IF取樣的代價是放大器和類比數位轉換器需要更高頻率性能以及DSP處理能力。

在考慮運用一個放大器驅動高速類比數位轉換器時,必須了解放大器所需驅動負載的大小。無緩衝類比數位轉換器的內部前端通常包括一個由取樣和保持訊號控制的開關電容輸入網路。取樣和保持訊號將命令輸入網路對應用輸入訊號進行取樣或保持輸入狀態以進行轉換,如圖4所示。

圖4:無緩衝類比數位轉換器輸入取樣和保持。
圖4:無緩衝類比數位轉換器輸入取樣和保持。

這個輸入線路為驅動器等級帶來了可變電容負載,因為負載重覆在取樣和保持之間過渡,進而造成類比數位轉換器輸入上的瞬態充電尖峰。如果驅動電阻過高,情況則會更糟糕。如果驅動級是一個放大器,則必須在下一取樣準備好後穩定下來並且必須在電容負載變化的情況下保持穩定。在現代管線型類比數位轉換器中,每個時脈週期上的輸入都被取樣,因此放大器輸出需要在大約半個時脈週期內穩定下來。對於100MHz 時脈,半個時脈週期等於5ns。如果輸入訊號的訊號源電阻過高,則無法與相對較低的類比數位轉換器輸入電阻適當搭配,那將導致不精確和轉換錯誤。這樣的比對是放大器和通道濾波器區塊的關鍵功能。該放大器提供需要的輸出驅動為類比數位轉換器取樣保持線路充電,同時提供其他訊號調節功能,如將輸入訊號電平切換至類比數位轉換器輸入範圍和實現增益等。放大器和類比數位轉換器之間的中間濾波器限制類比數位轉換器訊號的雜訊頻寬。沒有中間濾波器,該雜訊頻寬將等於放大器的全頻寬。該濾波器還將類比數位轉換器輸入的電容負載隔離於放大器,以保持放大器的相位邊限和穩定性。另外,在切換取樣電容時,該濾波器將對類比數位轉換器輸入上的任何瞬態充電尖波進行濾波。該濾波器是設計用來為放大器提供足夠高的負載,以實現最大化的放大器失真性能,同時在高頻率下為類比數位轉換器提供低的電阻,以實現類比數位轉換器的最大性能。

另一個影響取樣系統訊噪比(SNR)的關鍵因素是類比數位轉換器時脈的時脈抖動。在高頻率下,類比數位轉換器理論訊噪比偏離於大家熟悉的6.02n + 1.76dB(其中n=位元數),而侷限於20log(2*pie*fsignal*Tj_rms )。變數fsignal是最高訊號頻率分量,Tj_rms所有時脈路徑rms抖動分量(包括類比數位轉換器內的時脈源、時脈緩衝和內部時脈電路)的平方根。因此,理論上要在300MHz獲得12 位元SNR性能需要時脈路徑(包括類比數位轉換器)的總rms抖動低於105飛秒(毫微微秒)。

目前,美國國家半導體已開始提供針對這種應用的一系列低抖動時脈元件。美國國家半導體最新的高速MSPS轉換器搭載2Vpp差動時脈,可實現最小的抖動和最高的SNR。用低抖動時脈驅動這些輸入是很重要的。例如,70飛秒外部時脈路徑抖動加上70飛秒內部類比數位轉換器時脈抖動將造成總共100飛秒的抖動。

本文探討了驅動類比數位轉換器的類比前端和時脈時的系統性能限制因素,下期還將繼續討論用以驅動類比數位轉換器的放大器類型及電路模組,並以美國國家半導體的解決方案為例討論實際設計應用。

作者:Mike Ewer

應用工程師

美國國家半導體




投票數:   加入我的最愛
我來評論 - 為高性能訊號路徑選擇放大器和ADC(上)
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首