Global Sources
電子工程專輯
 
電子工程專輯 > EDA/IP
 
 
EDA/IP  

可取代多顆RISC與DSP的多執行緒核心

上網時間: 2007年12月29日     打印版  Bookmark and Share  字型大小:  

關鍵字:META HTP  DSP  RISC 

稍早之前,英國核心供應商Imagination Technologies發佈了一款多執行緒處理器IP核心──META HTP,並聲稱能以單一元件取代多顆高效能RISCDSP核心,在使用標準單元搭配SRAM巨集作為快取時,其在130nm、90nm與65nm製程的時脈速度分別可達360MHz、500MHz與700MHz。

“META HTP允許多執行緒重疊執行,這意味著過去必須仰賴DSP執行的高時效性應用,以及其他非即時性的通用型任務,都能同時在相同的處理器上執行,從而減少功耗與矽晶片面積,”Imagination公司大中華區業務開發總監Woz Ahmed表示。

據該公司透露,提升性能的重點之一,在於META HTP可實現更長的管線。更長的管線通常代表著可能會降低每MHz的基準性能,然而,META HTP內含了能補償回覆位址快取與分支預測表支援等功能,因此,在採用65奈米製程時,一顆四執行緒的META HTP效能可達1,552DMIPS。

相對於當前的多核心SoC設計趨勢,Ahmed指出,從軟體設計複雜度、成本以及整體性能的角度來看,多執行緒核心顯然是一種更具優勢的選擇。以軟體整合為例,“當你要同時在一顆晶片上整合A公司和B公司的核心時,光軟體的整合就足以耗盡設計師的精力了,”他表示。另一項考量是授權費用,“多核心方案通常意味著必須支付不同公司授權費,而META HTP則是單純的單一授權,成本低得多了,”Imagination公司公關主管David Harold補充道。

META HTP的每一個多重硬體執行緒均為一顆虛擬處理器,能以並行或重疊的方式運作,每一個META HTP硬體執行緒均可成為一個RISC或DSP,這是在合成的過程中決定的,而每一個虛擬處理器都能執行獨立的作業系統,包括嵌入式Linux、Nucleus,或是該公司自有的MeOS等,甚至能以原生方式執行程式碼。

延遲問題

在所有的處理器設計中,來自多個單元的請求,以及要求供更高速I/O串流及更多週邊功能所造成的延遲,一直是難以取得平衡設計的最大挑戰之一。為此,Imagination也在META HTP的設計中最佳化了延遲容忍,即當某個執行緒延遲時,另一個執行緒可能會開始執行,且執行緒之間的交換不會有額外開銷,相對地也不會浪費延遲週期。

一種稱為Superthreading,由Imagination公司開發的專有技術,是讓執行緒實現同時執行的關鍵之一。Superthreading能在每個時脈週期中執行更作業,因此SoC能以較低的時脈執行任務,進一步降低系統功耗。

該公司的另一種專有技術稱之為自動MIPS分配(AMA),主要用來簡化執行緒的使用,能在同時執行多種效時效性任務時,提供即時提醒功能。AMA可處理系統載入平衡,以滿足處理功能的最低要求。另外,該公司也強調,由於每一個META HTP執行緒的能力均為‘可軟體設定’的,因此,在多處理應用中可獲得更大的靈活性。

META HTP內含一顆DSP功能集,處理能力可達四個16位元MAC/週期,或是兩個32位元MAC/週期。該公司的META HTP協同處理介面可支援八個讀/寫介面,允許執行緒與其他硬體同步執行,且每個介面均支援單週期同步64位元資料交換。同時,瞄準新興的多媒體SoC應用,目前META HTP也新增了音訊編解碼器與音訊增強演算法。

圖:META核心的基礎架構。
圖:META核心的基礎架構。

作者:鄧榮惠




投票數:   加入我的最愛
我來評論 - 可取代多顆RISC與DSP的多執行緒核心
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首