Global Sources
電子工程專輯
 
電子工程專輯 > 射頻/無線
 
 
射頻/無線  

利用FPGA協同處理提升無線子系統性能

上網時間: 2008年02月21日     打印版  Bookmark and Share  字型大小:  

關鍵字:FPGA  DSP  訊號處理 

無線系統中訊號處理功能的性能是能夠被大幅提高的。關鍵是如何提升?其中一種有效的方法,是利用FPGA結構的靈活性,以及目前受益於平行處理之FPGA架構中的嵌入式DSP模組。

在無線應用中,常見的處理包括有限脈衝響應(FIR)濾波、快速傅利葉轉換(FFT)、數位上下變頻和前向誤差校正(FEC)。Xilinx Virtex-4和Virtex-5架構提供多達512個平行嵌入式DSP乘法器,這些乘法器的工作頻率高於500MHz,最高可提供256GMAC的DSP性能。

將需要高速平行處理的工作卸載給FPGA,並將需要高速串列處理的工作留給處理器,這樣即可在降低系統要求的同時最佳化整體系統的性價比。

子系統劃分選擇方案

FPGA可與DSP處理器一起使用,作為獨立的預處理器(有時是後處理器)元件,或作為協同處理器。在預處理架構中,FPGA直接位於數據通路中負責訊號預處理,預處理後的訊號可高效又經濟地移交給DSP處理器進行速率較低的後續處理。

在協同處理架構中,FPGA與DSP並列置放,後者將特定演算法函數卸載給FPGA,以便比單獨採用DSP處理器能達到更高的處理速度。FPGA的處理結果傳回DSP,或送至其他元件進一步進行處理、傳輸或儲存(圖1)。

預處理、後處理或協同處理的選擇經常取決於在處理器和FPGA之間行動數據所需的時序餘量及其對整體延遲的影響。雖然協同處理解決方案是設計人員最常考慮的拓樸結構(主要是因為DSP可以更直接地控制數據移交過程),但這並不一定是最佳的整體策略。

例如,最新的3G LTE規格將傳輸時間間隔(TTI)從HSDPA的2ms和WCDMA的10ms縮短到了1ms。這實質上是要求從接收器一直到MAC層輸出之間的數據處理時間短於1,000μs。

如圖2所示,在執行速度為3.125Gbps的DSP上使用SRIO埠(使用8b/10b編碼,Turbo解碼功能需要200位元的額外開銷)會造成230μs的DSP到FPGA傳輸延遲(也就是說TTI時段中有將近四分之一僅用來傳輸數據)。加之其他可預見的延遲,為滿足這些系統時序,當用戶為50個時,所需的Turbo編解碼器性能就高達75.8Mbps。

圖1:FPGA作為預處理器和協同處理器的解決方案。
圖1:FPGA作為預處理器和協同處理器的解決方案。

圖2:協同處理數據傳輸延遲問題的 LTE 示例。
圖2:協同處理數據傳輸延遲問題的 LTE 示例。

使用FPGA將Turbo編解碼器作為基本上獨立的後處理器來處理,不僅可消除DSP延遲,還能節省時間,因為不需要以高頻寬在DSP和FPGA之間傳輸數據。這樣做可將Turbo解碼器的吞吐量降至47Mbps,可選用更多較經濟的元件,並減少系統功耗。

另一項考慮是在XilinxFPGA上是否使用軟嵌入式或硬嵌入式處理器IP來卸載某些系統處理任務,這可望進一步減少成本、功耗和佔用空間。有了如此大量的訊號處理資源,就可以在DSP處理器、FPGA可配置邏輯區塊(CLB)、嵌入式FPGA DSP模組和FPGA嵌入式處理器之間更好地分配各種複雜功能(如基頻處理中的複雜功能)。Xilinx提供了兩種類型的嵌入式處理器:MicroBlaze軟核心處理器(常用於系統控制)和性能更高的PowerPC硬核心嵌入式處理器(用於更複雜的任務)。

FPGA嵌入式處理器提供的有利條件允許將所有非關鍵性作業都合併到在嵌入式處理器上執行的軟體中,盡量減少整體系統所需的硬體資源。

軟體和IP的重要性

關鍵問題是如何將這種潛在能力全部釋放出來。必須考慮需要用哪些軟體對問題的複雜性進行抽象以及可以使用哪些IP,應該考慮利用FPGA為關鍵部份提供最佳解決方案。

透過採用Xilinx的元件和工具,能夠在比HDL工具(如MATLAB模型和C程式碼)所能提供的更高抽象層上實現高效的FPGA解決方案。利用Xilinx專門用於DSP的系統產生開發工具和AccelDSP合成工具,將能無縫實現從演算法到矽晶片的鏈接。

目前,部份工具供應商已將其產品透過C/C++到邏輯閘的設計流程,將開發提升到電子系統級(ESL)。ESL設計工具的目的是提供一種完備的系統級方法,以便產生和整合硬體加速功能以及控制這些功能的處理器的控制程式碼。

沒有哪一種高階語言或軟體工具能適合目前複雜系統中所見的所有不同單元。語言和設計流程的選擇取決於客戶,有時取決於具體的工程師。因此,Xilinx開發了一套齊全的整合功能,以滿足客戶需求並提供最佳設計環境(見圖3)。

圖3:系統級到 FPGA 設計流程。
圖3:系統級到 FPGA 設計流程。

Xilinx正投入巨額資金,為客戶提供一套功能廣泛的IP、電路板和參考設計,以涵蓋射頻卡和基頻應用中的許多關鍵部份,其中包括FFT/iFFT、調變、數位上下變頻和波峰係數的降低電路等。

該公司正在開發針對特定無線標準和FPGA架構最佳化的高性能FEC功能,如Turbo編碼器和解碼器。正如我們在分析3G LTE延遲和Turbo解碼器流量要求時所示,FEC功能的硬體加速及其對系統架構的作用在現代無線設備設計中是當務之急。

雖然一些專家級DSP處理器陸續以嵌入式模組的形式整合這類功能,但是,從制訂出符合新無線標準的FEC功能參數,到開發出嵌入式加速模組並出現在矽晶片中,通常需要好幾個月。一旦嵌入到晶片內,也仍有遺留的難題,偶爾還會有嵌入式模組功能並非都能依要求運作的局面出現。同時,標準的演變相當迅速,目前的各種標準都會不時加入一些固定嵌入式模組無法支援的新要求。

有鑒於此,設計人員更需要靈活性。他們希望有能力迅捷地開發和部署FEC等複雜基頻功能,然後根據現場試驗的反饋和標準化工作進展修改這些功能。或許他們希望加入自己的專有IP,以便在市場上顯示其解決方案別具一格。正因為是在這種情況下,設計人員不應只考慮某供應商提供的解決方案,還應瞭解這些解決方案是否容易修改,以及該供應商能夠提供何種水準的支援和工具。

作者:Dave Nicklin

無線市場資深經理

dave.nicklin@xilinx.com

Tom Hill

系統產生器產品經理

tom.hill@xilinx.com

Xilinx公司





投票數:   加入我的最愛
我來評論 - 利用FPGA協同處理提升無線子系統性能
評論:  
*  您還能輸入[0]個字
*驗證碼:
 
論壇熱門主題 熱門下載
 •   將邁入40歲的你...存款多少了  •  深入電容觸控技術就從這個問題開始
 •  我有一個數位電源的專利...  •  磷酸鋰鐵電池一問
 •   關於設備商公司的工程師(廠商)薪資前景  •  計算諧振轉換器的同步整流MOSFET功耗損失
 •   Touch sensor & MEMS controller  •  針對智慧電表PLC通訊應用的線路驅動器
 •   下週 深圳 llC 2012 關於PCB免費工具的研討會  •  邏輯閘的應用


EE人生人氣排行
 
返回頁首